# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

## (12)公開特許公報(A)

(11)特許出顧公開番号

### 特開平11-17124

(43)公開日 平成11年(1999)1月22日


(51) [nt.Cl. *	識別記号	庁内整理番号	FI		技術表示箇所
H01L 27/10	451		HOIL 27/10	451	
27/04			27/04	С	
21/822			27/10	651	
27/108			29/78	371	
21/8242					
		審査請求	未請求 請求項の数	女40 OL (全36頁	) 最終頁に続く
(21)出顯番号	<b>特顧平9-166</b>	7 5 0	(71)出顧人	0 0 0 0 0 3 0 7 8	
				株式会社東芝	
(22) 出 顧 日	平成9年(199	7) 6月24日		神奈川県川崎市幸区堀川町	丁72番地
	•		(71)出願人	0 0 0 2 2 1 1 9 9	
				東芝マイクロエレクトロコ	こクス株式会社
				神奈川県川崎市川崎区駅前	前本町25番地1
			(72) 発明者	日高 修	
				神奈川県川崎市幸区小向り	東芝町1番地 株
				式会社東芝研究開発センタ	ター内
			(74)代理人	弁理士 鈴江 武彦 (ダ	16名)
					•
					最終頁に続く

#### (54)【発明の名称】半導体装置およびその製造方法

#### (57)【要約】

【課題】強・高誘電体膜に水素や水分が及ぼすダメージ から保護し得る構造を有する半導体装置およびその製造 方法を提供する。

【解決手段】半導体基板の表層部に形成されたMOSトランジスタ上に形成された第1の絶縁膜20!と、第1の絶縁膜の上層側に形成され、下部電極401、強誘電体をたは高誘電体を用いた電極間絶縁膜402 および上部電極403 を有する強・高誘電体キャバシタと、電極間絶縁膜が形成される前に電極間絶縁膜の側面を包むように予め形成され、電極間絶縁膜の側面を保護する絶縁性膜204と、MOSトランジスタのドレイン領域・ソース領域のちの一方の領域と強・高誘電体キャバシタの下部電極あるいは上部電極との間を接続する電極配線301と、半導体基板上に形成された配線302とを具備する。



2

#### 【特許請求の範囲】

【請求項1】 半導体基板の表層部に形成された不純物 拡散領域からなるドレイン領域・ソース領域を有するス イッチ用のトランジスタと、

前記トランジスタを含む半導体基板上に形成された第 1 の絶縁膜と、

前記第1の絶縁膜の上層側に形成され、下部電極、強誘 電体または高誘電体を用いた電極間絶縁膜および上部電 極を有するキャパシタと、

前記電極間絶縁膜が形成される前に前記電極間絶縁膜の 側面部を包むように予め形成され、前記電極間絶縁膜の 側面を保護する第2の絶縁膜と、

前記ドレイン領域・ソース領域のうちの一方の領域と前 記キャパシタの上部電極あるいは下部電極との間を接続 する電極配線と、

前記半導体基板上に形成され、前記ドレイン領域・ソース領域のうちの他方の領域に接続された配線とを具備することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

前記第2の絶縁膜は窒化シリコン膜または酸化チタン膜 20 であることを特徴とする半導体装置。

【請求項3】 半導体基板の表層部に形成された不純物 拡散領域からなるドレイン領域・ソース領域を有するス イッチ用のトランジスタと、

前記トランジスタを含む半導体基板上に形成された第 1 の絶縁膜と、

前記第1の絶縁膜の上層側に形成され、下部電極、強誘 電体または高誘電体を用いた電極間絶縁膜および上部電 極を有するキャパシタと、

前記キャパシタに対して、前記下部電極と上部電極との 30間で露出した前記電極間絶縁膜の側面に接するように予め形成された窒化シリコン膜または酸化チタン膜と、

前記ドレイン領域・ソース領域のうちの一方の領域と前記キャパシタの上部電極あるいは下部電極との間を接続する電極配線と、

前記半導体基板上に形成され、前記ドレイン領域・ソース領域のうちの他方の領域に接続された配線とを具備することを特徴とする半導体装置。

【請求項4】 半導体基板の表層部に不純物拡散領域からなるドレイン領域・ソース領域を有するスイッチ用のトランジスタを形成する工程と、

この後、前記半導体基板上に第1の絶縁膜を形成する工程と.

前記第1の絶縁膜上に下部電極用の第1の導電膜を形成する工程と、

前記第1の導電膜上に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜に誘電体膜埋め込み用の開口を選択的 に形成する工程と、

前記第2の絶縁膜を含む半導体基板上に強誘電体または 高誘電体を用いた電極間絶縁膜となる誘電体膜を形成す る工程と、

前記誘電体膜のうちで前記誘電体膜埋め込み用の開口部 に埋め込まれている電荷器積キャパシタ用誘電体膜部分 以外の前記第2の絶縁膜上の誘電体膜を除去する工程

この後、前記第2の絶縁膜上および前記誘電体膜上に上 部電極用の第2の導電膜を形成する工程と、

前記第2の導電膜、第2の絶縁膜および第1の導電膜を順にパターニング加工することにより、電荷蓄積キャパ 10 シタを形成する工程とを具備することを特徴とする半導体装置の製造方法。

【請求項 5】 半導体基板の表層部に不純物拡散領域からなるドレイン領域・ソース領域を有するスイッチ用のトランジスタを形成する工程と、

この後、前記半導体基板上に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に下部電極用の第1の導電膜を形成 する工程と、

前記第1の導電膜上に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜に誘電体膜埋め込み用の開口を選択的 に形成する工程と、

前記第2の絶縁膜を含む半導体基板上に強誘電体または 高誘電体を用いた電極間絶縁膜となる誘電体膜を形成す る工程と、

前記誘電体膜のうちで前記誘電体膜埋め込み用の開口部 に埋め込まれている電荷器積キャパシタ用誘電体膜部分 およびそれに連なる前記開口周緑部近傍の第2の絶縁膜 上の誘電体膜部分を残し、それ以外の前記第2の絶縁膜 上の誘電体膜を除去する工程と、

0 この後、前記第2の絶縁膜上および前記誘電体膜上に上 部電極用の第2の導電膜を形成する工程と、

前記第2の導電膜、第2の絶縁膜および第1の導電膜を順にパターニング加工することにより、電荷蓄積キャパシタを形成する工程とを具備することを特徴とする半導体装置の製造方法。

【請求項6】 請求項4または5記載の半導体装置の製造方法において、

前記第2の絶縁膜として窒化シリコン膜または酸化チタン膜を堆積することを特徴とする半導体装置の製造方法。

【請求項7】 半導体基板上に形成された第1の拡散層

前記第1の拡散層上に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の導電膜と、

前記第1の導電膜および前記第1の金属配線の少なくと も一方の上面を覆うように形成された空化物系の膜また 50 は酸化チタン膜で形成された第1の配線層保護膜とを具

備することを特徴とする半導体装置.

【請求項8】 請求項7記載の半導体装置において、さらに、

前記第1の金属配線と前記第1のコンタクトホールの側壁との間に形成された導電性または絶縁性のバリア膜を 具備することを特徴とする半導体装置。

【請求項9】 請求項8記載の半導体装置において、 前記パリア膜は窒化シリコン膜または酸化チタン膜であ ることを特徴とする半導体装置。

【請求項10】 請求項7乃至9のいずれか1項に記載 10の半導体装置において、前配第1の配線層保護膜は、窒化シリコン膜または酸化チタン膜であることを特徴とする半導体装置。

【請求項11】 請求項7乃至9のいずれか1項に記載の半導体装置において、前記第1の配線層保護膜は、前記第1の導電膜および前記第1の金属配線の上面を選択的に覆うようにパターニング加工されていることを特徴とする半導体装置。

【請求項12】 請求項7乃至11のいずれか1項に記載の半導体装置において、

前記第1の絶縁膜は、その表面が平坦化されており、 前記第1の導電膜は、前記第1の絶縁膜に掘られた溝に 埋め込み形成されていることを特徴とする半導体装置。

【請求項13】 半導体基板上に形成された第1の拡散 層と、

前記第1の拡散層上に形成された第1の絶縁膜と、

前記第1の絶縁膜に開口された第1のコンタクトホール に埋め込まれた金属配線材料からなる第1のコンタクト 配線層と、

前記第1のコンタクト配線層の上面の少なくとも一部を 30 覆うように形成された第1の配線層保護膜と、

前記第1の配線層保護膜上および第1の絶縁膜上に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第1の電極配線層と、 前記第1の電極配線層上に高誘電体膜もしくは強誘電体 膜で形成された第3の絶縁膜と、

前記第3の絶縁膜上に形成された第2の電極配線層と、前記第2の電極配線層上に形成された第4の絶縁膜と、前記第4の絶縁膜および第2の絶縁膜の前記第1のコンタクト配線層上に開口された第2のコンタクトホールに埋め込まれ、前記第2の電極配線層と第1のコンタクト配線層とを接続する第2のコンタクト配線層とを具備することを特徴とする半導体装置。

【請求項14】 請求項13記載の半導体装置において、さらに、

前記第1のコンタクト配線層と前記第1のコンタクトホールの側壁との間に形成された導電性または絶縁性のパリア腺を具備することを特徴とする半導体装置。

【 額求項 1 5 】 額求項 1 4 記載の半導体装置において、

前記パリア膜は窒化シリコン膜または酸化チタン膜であることを特徴とする半導体装置。

【請求項16】 請求項13乃至15のいずれか1項に 記載の半導体装置において、前配第1の配線層保護膜 は、窒化物系の膜または酸化チタン膜であることを特徴 とする半導体装置。

【 請求項 1 7 】 請求項 1 3 乃至 1 5 のいずれか 1 項に 記載の半導体装置において、前配第 1 の配線層保護膜 は、前配コンタクト配線層の上面を選択的に覆うように パターニング加工されていることを特徴とする半導体装 層。

【請求項18】 請求項13乃至17のいずれか1項に記載の半導体装置において、前記第1の電極配線層、前記第3の絶縁膜および前記第2の電極配線層で形成されたキャパシタを少なくとも覆うように形成された空化シリコン膜または酸化チタン膜からなる第2の配線層保護膜をさらに具備することを特徴とする半導体装置。

【請求項19】 半導体基板上に形成された第1の拡散 層と

20 前記第1の拡散層上に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の導電膜と、

前記第1の絶縁膜に開口された複数個の第1のコンタクトホールの一部に埋め込まれ、前記第1の拡散層および 前記第1の導電膜を接続する第1の金属配線と、

前記複数個の第1のコンタクトホールの一部に埋め込まれた金属配線材料からなる第1のコンタクト配線層と、 前記第1の導電膜の上面、前記第1の金属配線の上面および前記第1のコンタクト配線層の上面の少なくとも一部を覆うように形成された第1の配線層保護膜と、

) 前記第1の配線層保護膜上および第1の絶縁膜上に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第1の電極配線層と、 前記第1の電極配線層上に高誘電体膜もしくは強誘電体 膜で形成された第3の絶縁膜と、

前記第3の絶縁膜上に形成された第2の電極配線層と、前記第2の電極配線層上に形成された第4の絶縁膜と、前記第4の絶縁膜および第2の絶縁膜の前記第1のコンタクト配線層上に開口された第2のコンタクトホールに埋め込まれ、前記第2の電極配線層と第1のコンタクト配線層とを接続する第2のコンタクト配線層とを具備することを特徴とする半導体装置。

【請求項20】 請求項19記載の半導体装置において、さらに、

前記第1の金属配線と前記第1のコンタクトホールの側壁との間および前記第1のコンタクト配線圏と前記第1のコンタクトホールの側壁との間に形成された導電性または絶縁性のバリア膜を具備することを特徴とする半導体装置。

【請求項21】 請求項20記載の半導体装置におい

50 て、

40

前記パリア膜は窒化シリコン膜または酸化チタン膜であることを特徴とする半導体装置.

【請求項22】 請求項19万至21のいずれか1項に 記載の半導体装置において、前配第1の配線層保護膜 は、窒化物系の膜または酸化チタン膜であることを特徴 とする半導体装置。

【簡求項23】 簡求項19乃至21のいずれか1項に記載の半導体装置において、前配第1の配線層保護膜は、前配第1の導電膜、前配第1の金属配線および前配第1のコンタクト配線層の上面を選択的に覆うようにパ 10 ターニング加工されていることを特徴とする半導体装置

【請求項24】 請求項19乃至23のいずれか1項に記載の半導体装置において、前記第1の電極配線層、前記第3の絶縁膜および前記第2の電極配線層で形成されたキャパシタを少なくとも覆うように形成された窒化シリコン膜または酸化チタン膜からなる第2の配線層保護膜をさらに具備することを特徴とする半導体装置。

【請求項25】 半導体基板の表層部に不純物拡散領域 からなるドレイン領域・ソース領域を有するトランジス 20 タを形成する工程と、

この後、前記半導体基板上の全面に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜に選択的にコンタクトホールを開口 し、前記トランジスタの一端側領域に下端部がコンタク トするビット線を第1の絶縁膜上に形成するとともに前 記トランジスタの他端側領域に下端部がコンタクトする キャパシタコンタクトプラグを埋め込み形成する工程

前記半導体基板上で前記ビット線の上面および前記キャパシタコンタクトプラグの上面を**被う空化シリコン**膜または酸化チタン膜からなる第2の絶縁膜を形成する工程と、

この後、前記半導体基板上の全面に第3の絶縁膜を堆積する工程と、

前記第3の絶縁膜上に下部電極、強誘電体物質を用いた 電極間絶縁膜および上部電極を有する強誘電体キャパシ タを形成する工程と、

この後、前記半導体基板上の全面に第4の絶縁膜を堆積する工程と、

前記第4の絶縁膜、第3の絶縁膜および第2の絶縁膜の前記キャパシタコンタクトプラグ上に対応する部分に選択的に第1のコンタクトホールを開口し、さらに前記第4の絶縁膜の前記強誘電体キャパシタの上部電極上に対応する部分に選択的に第2のコンタクトホールを開口する工程と、

前記強誘電体キャバシタの上部電極と前記キャバシタコンタクトプラグの上端面との間を接続する電極配線を形成する工程とを具備することを特徴とする半導体装置の製造方法。

【簡求項26】 簡求項25に配載の半導体装置の製造 方法において、

さらに、前記強誘電体キャパシタの形成後にその上面を 覆うように空化シリコン膜または酸化チタン膜からなる 第5の絶縁膜を形成する工程を具備し、前記コンタクト ホールを開口する工程で前記第5の絶縁膜にも前配第1 のコンタクトホールに連なるホールおよび前記第2のコ ンタクトホールに連なるホールを開口することを特徴と する半導体装置の製造方法。

【簡求項27】 それぞれ電極間絶縁膜に強誘電体物質を用いた情報配憶用の強誘電体キャパシタおよび電荷転送用のMOSトランジスタを備えた複数のメモリセルと、それぞれ同一行の前配メモリセルのMOSトランジスタのゲートに共通に接続された複数本のワード線と、それぞれ同一行の前配メモリセルの強誘電体キャパシタに共通に接続された複数本のキャパシタプレート線と、それぞれ同一列の前配メモリセルのMOSトランジスタの一端側に共通に接続された複数本のビット線とを有する強誘電体メモリを製造する方法であって、

0 半導体基板の表層部の所定位置でピット線方向に対して 略平行な方向にそれぞれMOSトランジスタを構成する 2個のドレイン・チャネル・ソース領域を中央部でドレ イン領域を共有しながら直線状に形成し、この際、複数 個のドレイン・チャネル・ソース領域を全体として市松 状に規則的に配置させることでセルアレイ領域を画定する工程と、

前記セルアレイ領域のそれぞれ同一行の複数個のドレイン・チャネル・ソース領域における各MOSトランジスタのチャネル領域上にゲート絶縁膜を介して積層された30 ゲート電極部を有する複数本のワード線を互いに略平行な方向に形成する工程と、

前記ワード線上に第1の絶縁膜を形成する工程と、

前記セルアレイ領域のそれぞれ同一列の複数個のドレイン・チャネル・ソース領域における共通のドレイン領域にコンタクトする複数本のビット線を前記第1の絶縁膜上で互いに略平行な方向、かつ、前記複数本のワード線に略直交する方向に形成する工程と、

前記ドレイン・チャネル・ソース領域におけるソース領域に下端部がコンタクトするキャパシタコンタクトプラ 40 グを前記第1の絶縁膜に埋め込み形成する工程と、

前記ピット線上およびキャパシタコンタクトプラグ上を 殴う室化シリコン膜または酸化チタン膜からなる第2の 絶縁膜を形成する工程と、

この後、前記半導体基板上の全面に第3の絶縁膜を堆積 する工程と、

前記第3の絶縁膜上にそれぞれ同一行の複数個のメモリセルにおける強誘電体キャパシタで共有される下部電極となる複数本のキャパシタプレート線を前記ワード線に略平行な方向に形成するとともに、前記セルアレイ領域の単位セル毎に対応して前記下部電極、強誘電体物質を

用いた電極間絶縁膜および上部電極を有する複数個の強 誘電体キャパシタを形成する工程と、

前記強誘電体キャパシタの表面を覆う第4の絶縁膜を形 成する工程と、

前記第4の絶縁膜、第3の絶縁膜および第2の絶縁膜の 前記キャパシタコンタクトプラグ上に対応する部分に選 択的に第1のコンタクトホールを開口し、さらに前記第 4の絶縁膜の前記強誘電体キャパシタの上部電極上に対 応する部分に選択的に第2のコンタクトホールを開口す る工程と、

前記第4の絶縁膜上に電極配線材料を堆積し、前記単位 セル毎に強誘電体キャパシタの上部電極とキャパシタコ ンタクトプラグの上端面との間を接続する電極配線をパ ターニング形成する工程とを具備することを特徴とする 半導体装置の製造方法。

請求項27に記載の半導体装置の製造 【請求項28】 方法において、

さらに、前記強誘電体キャパシタの形成後にその上面を **攫うように窒化シリコン膜または酸化チタン膜からなる** 第5の絶縁膜を形成する工程を具備し、前記コンタクト ホールを開口する工程で前記第5の絶縁膜にも前記第1 のコンタクトホールに連なるホールおよび前記第2のコ ンタクトホールに連なるホールを開口することを特徴と する半導体装置の製造方法。

【請求項29】 半導体基板の表層部に形成された不純 物拡散領域からなるドレイン領域・ソース領域を有する スイッチ用のトランジスタと、

前記トランジスタを含む半導体基板上に形成された第1 の絶縁膜と、

前記第1の絶縁膜内に埋め込み形成されたコンタクトプ ラグを介して前記ドレイン領域・ソース領域のうちの一 方の領域に接続され、前配第1の絶縁膜上に形成された 配線と、

前記第1の絶縁膜内に埋め込み形成され、前記ドレイン 領域・ソース領域のうちの他方の領域に下端部がコンタ クトしたキャバシタコンタクトプラグと、

前記配線を含む前記第1の絶縁膜上に形成された窒化物 系の膜または酸化チタン膜からなる第2の絶縁膜と、

前記第2の絶縁膜を含む半導体基板上に形成された第3 の絶縁膜と、

前記第3の絶縁膜上に形成され、下部電極、強誘電体ま たは高誘電体を用いた電極間絶縁膜および上部電極を有 するキャパシタと、

前記キャパシタの上部電極と前記キャパシタコンタクト プラグの上端との間を接続する電極配線とを具備するこ とを特徴とする半導体装置。

【請求項30】 請求項29記載の半導体装置におい τ.

さらに、前記キャパシタの上面を覆うように形成された 窒化シリコン膜または酸化チタン膜からなる第4の絶縁 50 窒化シリコン膜または酸化チタン膜からなる第3の絶縁

膜を具備することを特徴とする半導体装置。

【請求項31】 請求項29または30に配載の半導体 装置において、

中央部でドレイン領域を共有する2個のドレイン・チャ ネル・ソース領域がそれぞれ前記トランジスタを構成し ながら前記半導体基板の表層部で複数個市松状に規則的 に配置され、これらのドレイン・チャネル・ソース領域 の上方および最近接する2個のドレイン・チャネル・ソ ース領域間の上方にそれぞれ前記キャパシタが配置され てセルアレイ領域が形成されていることを特徴とする半

請求項29乃至31のいずれか1項に 【請求項32】 記載の半導体装置は、

それぞれ電極間絶縁膜に強誘電体物質を用いた情報記憶 用の強誘電体キャパシタおよび電荷転送用のMOSトラ ンジスタを備えた複数のメモリセルと、それぞれ同一行 の前記メモリセルのMOSトランジスタのゲートに共通 に接続された複数本のワード線と、それぞれ同一行の前 記メモリセルの強誘電体キャパシタに共通に接続された 複数本のキャパシタプレート線と、それぞれ同一列の前 記メモリセルのMOSトランジスタの一端側に共通に接 続された複数本のピット線とを有する強誘館体メモリで あることを特徴とする半導体装置。

【請求項33】 半導体基板の表層部に形成された不純 物拡散領域からなるドレイン領域・ソース領域を有する スイッチ用のトランジスタと、

前記トランジスタを含む半導体基板上に形成された第1 の絶縁膜と、

前記第1の絶縁膜内に埋め込み形成され、前記ドレイン 領域・ソース領域のうちの一方の領域に下端部がコンタ クトしたキャパシタコンタクトプラグと、

前記第1の絶縁膜上に形成された窒化物系の膜または酸 化チタン膜からなる第2の絶縁膜と、

前記第2の絶縁膜上に形成され、下部電極、強誘電体ま たは高誘電体を用いた電極間絶縁膜および上部電極を有 するキャパシタと、

前記キャパシタの上部電極と前記キャパシタコンタクト プラグの上端との間を接続する電極配線と、

前記半導体基板上に形成され、前記ドレイン領域・ソー 40 ス領域のうちの他方の領域に接続された配線とを具備す ることを特徴とする半導体装置。

請求項33に記載の半導体装置におい 【 請求項34】

さらに、前記第1の絶緑膜内に埋め込み形成された前記 配線用のコンタクトプラグを具備することを特徴とする 半導体装置。

請求項33または34に記載の半導体 【請求項35】 装置において、

さらに、前記キャパシタの上面を覆うように形成された

膜を具備することを特徴とする半導体装置.

【請求項36】 半導体基板上の絶縁層上に形成され、 下部電極、強誘電体または高誘電体を用いた電極間絶縁 膜および上部電極を有するキャパシタと、

前記キャパシタの直上に形成された窒化シリコン膜また は酸化チタン膜とを具備することを特徴とする半導体装 個。

【請求項37】 半導体基板の表層部に形成された不純物拡散領域からなるドレイン領域・ソース領域を有するスイッチ用のトランジスタと、

前記トランジスタを含む半導体基板上に形成された第 1 の絶縁膜と、

前記第1の絶縁膜の上層側に形成され、下部電極、強誘 電体または高誘電体を用いた電極間絶縁膜および上部電 極を有するキャパシタと、

前記キャパシタの直上に形成された窒化シリコン膜また は酸化チタン膜と、

前記ドレイン領域・ソース領域のうちの一方の領域と前記キャパシタの上部電極あるいは下部電極との間を接続する電極配線と、

前記半導体基板上に形成され、前記ドレイン領域・ソース領域のうちの他方の領域に接続された配線とを具備することを特徴とする半導体装置。

【請求項38】 請求項36または37に記載の半導体 装置において、

さらに、前記キャパシタの直下に形成された窒化シリコン膜または酸化チタン膜を具備することを特徴とする半 導体装置。

前記強誘電体を用いた電極間絶縁膜は、ペロブスカイト 構造あるいは層状ペロブスカイト構造の物質からなる強 誘電体膜であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の風する技術分野】本発明は、情報記憶用キャパシタの絶縁膜に複合酸化物膜を用いたメモリセルのアレイを有する半導体装置およびその製造方法に係り、特にキャパシタ絶縁膜に強誘電体メモリ(FRAM)あるいはキャパシタ絶縁膜に高誘電体メモリ(FRAM)あるナンク型メモリセルのアレイを有するダイナミック型メモリセルのアレイを有するダイナミック型シンダムアクセスメモリ(DRAM)におけるにおけるキャパシタ絶縁膜と配線の保護構造およびその形成方法に関

するもので、FRAMあるいはDRAMを含む半導体集 積回路に適用されるものである。

10

[0002]

【従来の技術】近年、情報記憶用キャパシタの電極間絶 緑膜としてペロブスカイト構造あるいは層状ペロブスカイト構造の物質からなる強誘電体薄膜を用いた不揮発性 強誘電体メモリセル(FRAMセル)およびそのアレイ を有するFRAMが注目を集めている。

【0003】強誘電体膜は、電界が印加された時に一旦発生した電気分極は上記電界が印加されなくなっても残留し、上記電界とは反対方向の向きにある程度以上の強さの電界が印加された時に分極の向きが反転する特性を有している。

【0004】 この誘電体の分極の向きが反転する分極特性に着目し、メモリセルの情報記憶用のキャバシタの絶縁 膜に強誘電体を用いてFRAMセルを実現する技術が開発されている。

【0005】このFRAMセルは、DRAMセルのキャパシタを強誘電体キャパシタに置き換えた構成になって20 おり、スイッチ用のMOSトランジスタを介して強誘電体キャパシタから分極反転あるいは非反転の際の電荷を取りだす方式(データ破壊読み出し)を用いており、動作電源をオフ状態にしてもメモリセルに書かれている記憶データは失われない特徴がある。

【0006】FRAMは、大容量メモリの代表であるDRAMと比較すると、不揮発性であるためにデータ保持にリフレッシュ動作が不要であって待機時の消費電力が不要であるという特徴を持つ。また、他の不揮発性メルであるフラッシュメモリと比較すると、データ番換え、かつデータ番き換え速度が著しく速いう特徴を持つ。また、メモリーカード等に使用される電池バックアップ可能なSRAMと比較しても、消費電力が小さく、セル面積を大幅に小さくできるという特徴を持つ。

【0007】上記のような特徴を持つFRAMは、既存のDRAM、フラッシュメモリ、SRAMとの置き換え、ロジック混載デバイスへの適用等、その期待は大変大きい。また、FRAMは、バッテリーレスで高速動作が可能であるので、(RF-ID: Radio Frequency-Id entification)などの非接触カードへの展開が始まりつ

【0008】前記したようにFRAMセルは高速・低消費電力動作が可能であり、高集積化の実現が期待されており、メモリセル面積の縮小や強誘電体の劣化の少ない製造プロセスの検討が必要となっている。また、既存のFRAMデバイスを他のデバイスと混載する場合や高集積化に不可欠となる多層配線技術は未だ確立していない状況である。

【0009】FRAMデバイスを搭載した半導体集積回路の多層配線化が難しい原因は、強誘電体材料が選元雰

50

囲気(特に水素雰囲気)に大変弱いことにある。 既存の LSI工程では、水素が混入するプロセスが殆んどであ り、FRAMの製造上大きな問題となる。

【0010】即ち、従来のFRAMセルの形成に際して は、例えば図35に示すように、シリコン基板101 に素 子分離領域102 を形成した後、ゲート絶縁膜103 を形成 し、ゲート電極104、ゲート保護絶縁膜105、ドレイン ・ソース領域(拡散層領域)106、107を順次形成する ことによりパストランジスタ(スイッチ用のMOSトラ ンジスタ)を形成する。この後、BPSG膜201 等を堆積し て平坦化し、その上層に下部電極401 /強誘電体膜402 /上部電極403 を順に堆積し、それぞれパターニングを 行って強誘館体キャパシタを配置し、その上層に絶縁膜 (例えばプラズマTEOS) 207 を堆積し、この絶縁膜207 と前記BPSG膜201 に開けたコンタクトホールを介して局 所配線30!を施し、さらにその上層に絶縁膜203を堆積 し、この絶縁膜203 等に開けたコンタクトホールを介し て金風配線302、303 を施した後、パッシベーション膜 で保護する。

【0011】ここで、FRAMセルキャパシタの強誘電 20体としては、PZT(Pb(Zr, Ti)On、チタン酸ジルコン酸鉛)、SBT(SrBir TarOn、ストロンチウム・ピスマス・タンタル)、BIT(BinTinOn)等のペロブスカイト構造を含む酸化物あるいはそれらの一部を置換元素に置換した酸化物が用いられる。

【0012】また、一般に、強誘電体材料としてPZTやBSTを用いた場合、強誘電体キャパシタの電極材料としてPt(プラチナ)、Ir、Ir酸化物(IrO、)、Ru、Ru酸化物(RuO、)、LSCOなど 30の貴金属あるいは導電性酸化物が用いられる。

【0013】前記したように強誘電体キャパシタを形成する際、通常はPtを用いて強誘電体キャパシタの下部電極を形成した後に強誘電体薄膜を成膜するが、上記強誘電体薄膜を成膜して結晶化を行う際、高温の酸素アニールが必要となる。

【0014】ここで、強誘電体材料としてPZTを使用する場合、酸化が不十分な場合にPZT中のPbが拡散することに起因する欠陥の発生によってキャパシタ特性の劣化が起きる。これを避けるために十分な酸化を行うために必要な酸素アニール温度は通常は600℃~700℃である。

【0015】また、強誘電体材料としてSBT等のビスマス層状化合物を使用する場合には、必要な酸素アニール温度は通常は~800℃の高温である。

【0016】しかし、強誘電体キャパシタの下部電極 (例えばPt)とパストランジスタとをポリシリコンプ ラグで接続する構造の場合には、前記したような高温の 酸素アニール時に、前記Ptを用いた下部電極がポリシ リコンプラグと反応してシリサイド化する、あるいは、 ポリシリコンプラグが酸化するといった問題が生じる。 【0017】一方、強誘電体キャパシタの上部電極とパストランジスタを埋め込み配線からなる局所電極配線で直接に接続する構造の場合は、微細化に伴うアスペクト比やステップカバレージの点で上部電極とパストランジスタとを直接に接続するための局所電極配線を形成することは困難になる。

12

【0018】また、強誘電体材料としてPZTやBSTを用いた場合、強誘電体薄膜成膜後における電極配線形10 成の際に行う諸々のCVD(化学気相成長)工程での選元性雰囲気が問題となり、強誘電体材料が還元反応によって特性劣化を生じるという問題がある。

【0019】 つまり、上部電極とパストランジスタとを接続するための局所電極配線を形成する際に、 DRAM で用いられているようなメタルCVD装置を用いた強い還元性雰囲気(水素系のガス)中でのW(タングステン)成膜によるWプラグの埋め込みを行おうとすると、強誘電体キャパシタの特性(残留分極量等の電気的特性)の劣化を引き起こすので、使用できない。

[0020] これに対して、上部電極とパストランジスタとを接続するための局所電極配線を形成する際に、MO(Metal Organic) CVDを用いてアルミ配線膜の成膜を行うとしても、遠元性雰囲気が皆無とはいえない(ソース物質を含め水素基成分を完全には除去できない)ので、やはり強誘電体キャパシタの特性劣化を引き起こす。

[0021] 即ち、従来のSi半導体プロセスでは、絶縁 膜を堆積する工程や、コンタクトのAIとSiの接点を必定 化させる必要から水素雰囲気を要するプロセスを必必 してきた。しかし、前述したように強誘電体膜はは、水分 囲気や水分に弱いという弱点がある。その理由は、 がないるである。その理由はは、 がないるである。と酸化物である。 がお路電体に達すると酸化物である。水水電や が結晶構造に酸素の空孔が発生するためであり、水素や ながある。なお、キャパシタ形成後としての を必要がある。なお、キャパシタ上の絶縁膜は、この ないので、ないで、ないで、は、 で発生する水素が強誘電体にあたえるダメージは水分 のおようなプラズマTEOSを堆積させる工程は、 で発生する水素が強誘電体にあたえるダメージは水分 のも比較的小さいことで止むなく採用している。

【0022】一方、DRAMにおいても、近年、ペロブ40 スカイト構造あるいは層状ペロブスカイト構造の高誘電体材料をキャパシタ絶縁膜に用いることが試みられているが、こうしたDRAMにおける高誘電体材料はやり遠元反応によって特性劣化を生じるという問題がある。
【0023】即ち、DRAMの集積度は年々向上しいるが、寸法は小さくなっても電荷を蓄積する誘電体キャパシタの電気容量は約30fF以上に保たなければもよい。そのためには、キャパシタの有効では大きの技術を大きくするかしなければならない。これまでの技術では、主に前二者の改良により、キャパシタの立体化と

聴腹化が検討されてきたが、従来からのSiO:系の誘電体膜では、その立体化と薄膜化が限界に達しつつある。そこで、比誘電率が50以上程度と大きな高誘電率誘電体、例えばBST((Ba.Sr)TiO;)等の薄膜に対する期待が高まっているが、こうした薄膜についても前述した強誘電体膜の場合と全く同様に、水素や水分を発生するような後工程は窒ましくは排除することが求められる。

【0024】さらに、上記したFRAM、DRAMのような強・高誘電体材料を用いた半導体装置を形成する際は、強・高誘電体膜の堆積またはエッチングを行った後に、堆積時の応力の解放やエッチング時のダメージによる特性変化(強・高誘電体膜の特性劣化)の回復を目的として、酸素雰囲気中でのアニーリング(酸化工程)が必要とされている。

【0025】これまでは、この酸素雰囲気でのアニーリングにより、既に形成した配線および配線電極が酸化され高抵抗になったり、異常酸化のために形状異常になり、クラックの原因などになることを恐れ、一般に強・高誘電体膜の両面に電極を具備するキャバシタ構造を形 20成し、酸素雰囲気でアニーリングした後にキャバシタ電極と既に半導体基板上に形成した拡散層間の配線層・配線コンタクトを形成していた。

【0026】上記配線コンタクトの形成は、集穣度が低くデバイスのチップサイズが比較的大きいうちは容易であったが、集積度が高くなるにつれてデバイスの縦方向も高密度となり、径の非常に小さいコンタクト配線層を形成し、素子の上にさらに素子をのせる様な構成が要求される。その場合、必然的に高・強誘電体素子を形成する前に配線層を形成しなくてはならない。

【0027】しかし、高・強誘電体業子の形成以前に配線層を形成した場合、高・強誘電体業子の形成時における酸素雰囲気でのアニールにより、配線層が酸化し、高抵抗となり、十分に低い配線抵抗を得ることができなかった。

【0028】また、一般に酸化に強いとされている金属配線材料を使用して配線層を高・強誘電体素子形成より 先に形成しても、異常酸化を起こし、クラックの原因と なるなど様々な問題があり、低い配線抵抗を実現できな かった。

【0029】 さらに、MOSFET活性層とコンタクト配線層とのコンタクト抵抗を下げるために通常の半導体デバイスの工程で行われている水素、窒素の混合ガスを用いた450℃のシンター工程は、高・強誘電体膜を水素が遠元してしまい、高・強誘電体素子の特性を劣化させてしまうために採用し難く、MOSFETやコンタクトの特性を制御するのが非常に困難であった。

[0030]

【発明が解決しようとする課題】上記したように従来の 強誘電体メモリは、強誘電体キャパシタの特性劣化を防 止し、かつ、プロセスをインテグレーションすることが 困難であった。

【0031】本発明は上配の問題点を解決すべくなされたもので、強・高誘電体膜に水素や水分が及ぼすダメージから保護し得る構造を有する半導体装置およびその製造方法を提供することを目的とする。

【0032】また、本発明は、強誘電体膜の残留分極量の劣化を低く押さえることが可能な半導体装置およびその製造方法を提供することを目的とする。

(0033]また、本発明は、選元性雰囲気による強・ 高誘電体膜の特性の劣化を防ぐことが可能な半導体装置 およびその製造方法を提供することを目的とする。

(0034) さらに、本発明は、強・高誘電体膜の形成 前に既に形成した配線層および素子を酸化から保護し、 配線層および素子の良好な導電性および形状を維持、供 給することが可能な半導体装置およびその製造方法を提 供することを目的とする。

【0035】また、本発明は、強誘電体メモリセルを製造する際に、強誘電体キャパシタの特性劣化を防止し、かつ、プロセスインテグレーションを可能とする半導体装置およびその製造方法を提供することを目的とする。 【0036】また、本発明の他の目的は、少なくとも2 層以上の多層配線構造を有する強誘電体メモリを製造する際に、セルに接続されるビット線を多層配線で形成することが可能になり、高集積化および他のデバイスとの混載が容易になる半導体装置およびその製造方法を提供

[0037]

【0038】なお、第1の発明の半導体装置において、 前記第2の絶縁膜は窒化シリコン膜または酸化チタン膜 であることが望ましい。

【0039】第2の発明に係る半導体装置は、半導体基板の表層部に形成された不純物拡散領域からなるドレイン領域・ソース領域を有するスイッチ用のトランジスタ 50 と、前紀トランジスタを含む半導体基板上に形成された

20

6

【0040】第3の発明に係る半導体装置は、半導体基板上に形成された第1の拡散層と、前配第1の純緑膜上に形成された第1の絶縁膜と、前配第1の絶縁膜上に形成された第1の海電膜と、前配第1の絶縁膜に開口された第1のコンタクトホールに埋め込まれ、前配第1の拡散層および前配第1の導電膜を接続する第1の金属配線と、前配第1の導電膜および前配第1の金属配線の少なくとも一方の上面を覆うように形成された窒化物系の膜または酸化チタン膜で形成された第1の配線層保護膜とを具備することを特徴とする。

【0041】第4の発明に係る半導体装置は、半導体基 板上に形成された第1の拡散層と、前配第1の拡散層上 に形成された第1の絶縁膜と、前記第1の絶縁膜に開口 された第1のコンタクトホールに埋め込まれた金属配線 材料からなる第1のコンタクト配線層と、前記第1のコ ンタクト配線層の上面の少なくとも一部を覆うように形 成された第1の配線層保護膜と、前記第1の配線層保護 膜上および第1の絶縁膜上に形成された第2の絶縁膜 と、前記第2の絶縁膜上に形成された第1の電極配線層 と、前記第1の電極配線層上に高誘電体膜もしくは強誘 館体膜で形成された第3の絶縁膜と、前配第3の絶縁膜 上に形成された第2の電極配線層と、前配第2の電極配 線層上に形成された第4の絶縁膜と、前配第4の絶縁膜 および第2の絶縁膜の前記第1のコンタクト配線層上に 開口された第2のコンタクトホールに埋め込まれ、前記 第2の電極配線層と第1のコンタクト配線層とを接続す る第2のコンタクト配線層とを具備することを特徴とす

【0042】第5の発明に係る半導体装置は、半導体基板の表層部に形成された不純物拡散領域からなるドレイン領域・ソース領域を有するスイッチ用のトランジスタと、前配トランジスタを含む半導体基板上に形成された第1の絶縁膜と、前配ドレイン領域・ソース領域のうちのででは、前にドレイン領域・ソース領域のうちの一方の領域に下端部がコンタクトしたキャパシタコンタクトプラグと、前記第1の絶縁膜上に形成された空と、前配第2の絶縁膜上に形成され、下部電極、強誘電体または高誘電体を用いた電極間絶縁膜および上部電極を有するキャパシ

タと、前記キャパシタの上部電極と前記キャパシタコンタクトプラグの上端との間を接続する電極配線と、前記半導体基板上に形成され、前記ドレイン領域・ソース領域のうちの他方の領域に接続された配線とを具備することを特徴とする。

【0043】第6の本発明に係る半導体装置の製造方法・ は、半導体基板の表層部に不純物拡散領域からなるドレ イン領域・ソース領域を有するスイッチ用のトランジス 夕を形成する工程と、この後、前記半導体基板上に第1 の絶縁膜を形成する工程と、前記第1の絶縁膜上に下部 館極用の第1の導電膜を形成する工程と、前配第1の導 電膜上に第2の絶縁膜を形成する工程と、前配第2の絶 緑膜に誘電体膜埋め込み用の開口を選択的に形成するエ 程と、前記第2の絶縁膜を含む半導体基板上に強誘電体 または高誘電体を用いた電極間絶縁膜となる誘電体膜を 形成する工程と、前記誘電体膜のうちで前記誘電体膜埋 め込み用の開口部に埋め込まれている電荷蓄積キャパシ 夕用誘電体膜部分以外の前記第2の絶縁膜上の誘電体膜 を除去する工程と、この後、前記第2の絶縁膜上および 前記誘電体膜上に上部電極用の第2の導電膜を形成する 工程と、前記第2の導電膜、第2の絶縁膜および第1の 積キャパシタを形成する工程とを具備することを特徴と

【0044】第7の発明に係る半導体装置の製造方法 は、半導体基板の表層部に不純物拡敞領域からなるドレ イン領域・ソース領域を有するスイッチ用のトランジス 夕を形成する工程と、この後、前記半導体基板上に第 1 の絶縁膜を形成する工程と、前記第1の絶縁膜上に下部 電極用の第1の導電膜を形成する工程と、前配第1の導 電膜上に第2の絶縁膜を形成する工程と、前記第2の絶 緑膜に誘電体膜埋め込み用の開口を選択的に形成する工 程と、前記第2の絶縁膜を含む半導体基板上に強誘電体 まだは高誘電体を用いた電極間絶縁膜となる誘電体膜を 形成する工程と、前記誘電体膜のうちで前記誘電体膜埋 め込み用の開口部に埋め込まれている電荷蓄積キャパシ 夕用誘電体膜部分およびそれに連なる前記開口周縁部近 傍の第2の絶縁膜上の誘電体膜部分を残し、それ以外の 前記第2の絶縁膜上の誘電体膜を除去する工程と、この 後、前配第2の絶縁膜上および前配誘電体膜上に上部電 極用の第2の導電膜を形成する工程と、前記第2の導電 膜、第2の絶縁膜および第1の導電膜を順にパターニン グ加工することにより、館荷密積キャパシタを形成する 工程とを具備することを特徴とする。

【0045】 なお、第6の発明および第7の発明に係る 半導体装置の製造方法において、前記第2の絶縁膜とし て空化シリコン膜または酸化チタン膜を堆積することが 望ましい。

【0046】第8の発明に係る半導体装置の製造方法 50 は、半導体基板の表層部に不純物拡散領域からなるドレ

I R

イン領域・ソース領域を有するトランジスタを形成する 工程と、この後、前記半導体基板上の全面に第1の絶縁 膜を形成する工程と、前配第1の絶縁膜に選択的にコン タクトホールを開口し、前記トランジスタの一端側領域 に下端部がコンタクトするピット線を第1の絶縁膜上に 形成するとともに前記トランジスタの他端側領域に下端 部がコンタクトするキャパシタコンタクトプラグを埋め 込み形成する工程と、前記半導体基板上で前記ピット線 の上面および前記キャパシタコンタクトプラグの上面を 覆う窒化シリコン膜または酸化チタン膜からなる第2の 絶縁膜を形成する工程と、この後、前記半導体基板上の 全面に第3の絶縁膜を堆積する工程と、前記第3の絶縁 膜上に下部電極、強誘電体物質を用いた電極間絶縁膜お よび上部電極を有する強誘電体キャパシタを形成する工 程と、この後、前記半導体基板上の全面に第4の絶縁膜 を堆積する工程と、前記第4の絶縁膜、第3の絶縁膜お よび第2の絶縁膜の前記キャパシタコンタクトプラグ上 に対応する部分に選択的に第1のコンタクトホールを開 口し、さらに前記第4の絶縁膜の前記強誘電体キャパシ タの上部電極上に対応する部分に選択的に第2のコンタ クトホールを開口する工程と、前記強誘電体キャパシタ の上部電極と前記キャパシタコンタクトプラグの上端面 との間を接続する電極配線を形成する工程とを具備する ことを特徴とする。

[0047]

【発明の実施の態様】以下、図面を参照しながら本発明 の半導体装置とその製造方法について説明する。

【0048】(実施例1)(図1~図3)

実施例 1 は、強誘電体膜の側壁に対向する部分に予め 403 を堆積させる。この上 (強誘電体膜の形成前に) 絶縁性膜を形成しておくこと 30 401 と同じ材料を用いる。 を特徴とするものである。 【0057】次いで、上音

【0049】まず、図1(a)に示すように、[001]の方位を持つP型シリコン基板上iOIに素子分離領域102を形成する。図1(a)では、素子分離領域102として、シリコン基板に溝を形成した後にその溝を絶縁物で埋め戻すSTI(Shallow Trench Isolation)構造を示したが、LOCOS法による酸化膜構造も可能である。なお、素子の特性の要求よりシリコン基板にN型を用いることも可能である。

【0050】次いで、チャネル部分に閾値調整のための 40 イオン注入を行った後、ゲート酸化版103 を形成し、N 型のポリシリコンを堆積し、さらにWSi などのシリサイド金属を堆積してゲート材とする。なお、素子の特性の要求によっては、P型のポリシリコンを堆積し、あるいは、シリサイドの堆積工程を省くことも可能である。 【0051】次に、フォトリソグラフィー工程によってゲート(ワード線)をパターニングし、異方性エッチングによりゲート104 を形成する。次に、ゲートのポリシリコンやシリサイドの表面を酸化させて保護以105 を形成するが、必要に応じて堆積工程も行う。その後、ゲー50

ト 104 をマスクとして、ソース領域106 およびドレイン 領域107 としてN型あるいはP型不純物をシリコン基板 にイオン注入し、第1の層間絶縁膜201 を堆積する。

【0052】次に、図1(b)に示すように、強誘電体の下部電極401を堆積する。この下部電極401としては例えばPtやIrが有効であるが、Ptを堆積させる際には、直前にTiおよびTiNを堆積させることが好ましい。これは、酸化膜上に下部電極としてPtを直でなり、であるには、密着性が悪く、膜の剥離等ののである。それを防ぐために行うものである。その後、絶縁性膜204を堆積する。この絶縁性膜204としては、還元性雰囲気を使用せずに緻密な膜を形成可によるいとして、例えばCVD法あるいはスパッタ法に整数)またはTiO:が有効である。

【0053】続いて、リソグラフィー工程により、絶録性膜に強誘電体領域をパターニングし、異方性エッチングにより除去する。この際、下部電極401 は残す。

【0054】次に、図1(c)に示すように、強誘電体) 膜402 をスパッタにより堆積する。この強誘電体膜402 としてはPZT やストロンチウムビスマスタンタレイト酸 化物(以下、SBT)などが有効である。

【0055】この後、図1(d)に示すように、化学機械研磨(CMP)により強誘電体膜を研磨する。この際、絶縁性膜204をマスクとして行うことにより、絶縁性膜のエッチングされた孔にだけ強誘電体膜402が残されることになる。

【0056】次に、図2(a)に示すように、上部電極 403を堆積させる。この上部電極403としては下部電極

【0057】次いで、上部電極403をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。続けて、強誘電体を内部に納めるように絶縁性膜204をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングす

【0058】次に、図2(b)に示すように、下部電極401をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。これにより、強誘電体膜402 が接するのは上下の電極と側壁の絶縁性膜204になり、外部からの雰囲気に侵される部分がなくなる。なお、絶縁性膜402のエッチングは、上部電極403のエッチングの際にセルフアラインで同時に行うことも可能である。

【0059】次に、図2(c)に示すように、第2の層間絶縁膜202を堆積し、ソース・ドレイン部分と上部電極403へのコンタクト用の開口をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。その後、トランジスタのドレインとキャ50 パシタ間の局所配線材(例えばTi/TiN)を堆積す

る。次いで、フォトリソグラフィー工程により局所配線 をパターニングし、異方性エッチングによりエッチング する。なお、図2 (c) では、ドレインへ局所配線301 をコンタクトさせているが、回路の要求によっては、ソ ースへのコンタクトも可能である。

【0060】次に、図2(d)に示すように、第3の層間絶縁膜203を堆積し、ソース・ドレイン部分と下部電極401へのコンタクトを開口する。さらに、配線材(例えばA1SiCu)をスパッタ法により堆積し、フォトリソグラフィー工程によりパターニングしてメタル配線を異方性エッチングし、トランジスタへのコンタクトおよび配線層302 およびキャパシタのコンタクトお配線層303 を形成する。なお、図2(d)には示されていないが、セル外の部分ではゲートへのコンタクトも同時に形成する。

【0061】即ち、上記実施例1の製造工程によれば、 強誘電体膜を電極で挟むキャパシタを形成する際、下部 電極膜上に強誘電体膜を堆積する以前にSixNyまた はTiO:を用いた絶縁性物質を堆積し、この絶縁性物 質に強誘電体膜の埋め込みを必要とする行う部分だけを 20 エッチングによって開口しておく。その後、強誘電体膜 を堆積して不要な強誘電体を除去すると強誘電体側面に 絶縁性膜の壁が形成されることになる。

【0062】 つまり、強誘電体の側面が暴露された形にならず、強誘電体を劣化させる水素、水分などの物質が 強誘電体の側面から浸透するおそれがなくなり、水素、 水分などの物質に脆弱な強誘電体膜の特性、特に残留分 極量の劣化を防ぐことができる。

【0063】なお、上記実施例1では、キャパシタの形成後にトランジスタとキャパシタ間の局所配線を形成する工程を示したが、この工程ではセルの面積の縮小に限界がある。しかし、図3に示すように、トランジスタの形成後に、予めトランジスタとキャパシタ間の局所配線を形成する埋め込みコンタクト304を形成しておく工程を用いることにより、例えばトランジスタの直上にキャパシタを形成することが可能になり、セル面積の縮小化に有効となる。

【0064】 (実施例2) (図4~図6)

まず、実施例 1 と同様の工程により、図 4 (a) ~図 4 (c) に示すように、シリコン基板 101 にトランジスタを形成した後、S i x N y またはT i O, を用いた絶録性膜 204 の堆積まで行い、フォトリソグラフィーによりパターニングし、エッチングする。

【0065】次に、図4(d)に示すように、フォトリソグラフィーにより強誘電体版402をパターニングし、エッチングする。このパターニングでは、強誘電体が絶縁性膜204の孔の外部にまで出た状態にする。

【0066】次に、図5(a)に示すように、下部電極 401と同じ材料を用いて上部電極403を堆積させる。こ の後、図5(b)に示すように、上部電極403をフォト リソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。 続けて、強誘電体を内部に納めるように絶縁性膜204 をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。

【0067】さらに、下部電極401をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。これにより、強誘電体膜402が接するのは上下の電極と側壁の絶縁性膜204になり、外部からの雰囲気に侵される部分がなくなる。なお、絶縁性膜204のエッチングは、上部電極403のエッチングの際にセルフアラインで同時に行うことも可能である。

【0068】以下、実施例1と同様の工程により、図5 (c)~図5(d)に示すように、第2の層間膜202の 堆積から配線の形成までを行う。

[0069]上記実施例2の強誘電体メモリセルの形成工程によれば、実施例1に示した形成工程とほぼ同様の効果が得られる。また、実施例1の変形例(図3)と同様に、図6に示すように、トランジスタの形成後に、予めトランジスタとキャパシタ間の局所配線を形成する埋め込みコンタクト304を形成することにより、セル面様の縮小化に有効となる。

【0070】(実施例3)(図7~図8)

実施例3は、強誘電体キャパシタの直上にSixNyまたはTiO. を用いた絶縁性膜を堆積することを特徴とするものである。

【0071】ます、図7(a)に示すように、[001]の方位を持つP型シリコン基板上101に酸化膜による素子分離領域102を形成する。この際、STIによる素子分離構造でもL0COS法による素子分離構造でもよく、シリコン基板101は素子の特性の要求よりN型を用いることも可能である。

【0072】次に、チャネル部分に閾値調整のためのイオン注入を行った後、ゲート酸化膜103を形成し、N型のポリシリコンを堆積し、さらに、WSi などのシリサイド金属を堆積してゲート材を形成する。素子の特性の要求によってはP型のポリシリコンを堆積し、あるいはシリサイドの堆積工程を省くことも可能である。

【0073】次いで、フォトリソグラフィー工程によってゲート(ワード線)をパターニングし、異方性エッチングによりゲート104を形成する。続いて、ゲートのポリシリコンやシリサイドの表面を酸化させて保護膜105を形成するが、必要に応じて堆積工程も行う。その後、ゲート104をマスクとして、ソース領域106 およびドレイン領域107 としてN型あるいはP型不純物をシリコン基板101 にイオン注入し、第1の層間絶縁膜201 を堆積する。

【0074】次に、図7(b)に示すように、強誘選体の下部電極40!を堆積する。この下部電極40!としては 50 例えばPtや!rが有効であるが、Ptを堆積させる際

20

されるので、強誘電体を劣化させる水素、水分などの物質が強誘電体の上面から浸透するおそれがなくなり、水素、水分などの物質に脆弱な強誘電体膜の特性、特に残留分極量の劣化を防ぐことができる。

には、TiおよびTiNを直前に堆積させることが好ましい。これは、酸化膜上に下部電極としてPtを直に堆積させた場合、密着性が悪く、膜剥がれなどの現象を起こすので、それを防止するために行う。その後、強誘電体膜402 をスパッタ法により堆積する。この際、PZTやSBTなどが有効である。次に、下部電極401 と同じ材料を用いて上部電極403 を堆積させる。

【0081】なお、前配各実施例1~3において、強誘電体膜に代えて比誘電率が50以上程度の高誘電率誘電体膜、具体的には、チタン酸ストロンチウム(SrTiO.)、BST((Ba.Sr)TiO.)等のペロプスカイト構造あるいは層状ペロプスカイト構造の物質からなる高誘電率誘電体膜を用いる場合にも、本発明は有効である。

【0075】次いで、図7(c)に示すように、上部電極403をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。続けて、強誘電体をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。さらに、下部電極401をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。なお、強誘電体のエッチングは、上部電極403のエッチングの際にセルフアラインにより同時に行うことも可能である。

【0082】 (実施例4) (図9~図13) まず、図9(a)に示すように、例えばP型Si基板2 01上に素子分離酸化膜203を400nm程度形成す る。その後、イオン注入により素子分離領域(チャネルストッパ)202を形成する。その後、熱酸化によりゲート絶縁膜205を14nm程度形成する。

【0076】次に、図8(a)に示すように、第2の層間絶縁膜205として、シリコン室化膜(特にスパッタによるSixNy)または酸化チタン膜(TiO:)を堆積する。

【0083】次に、ゲート配線層206となるタングス テンシリサイド(WSi)を200nm程度堆積し、そ の後、ゲート電極保護膜207となるSixNyを20 0 nm程度堆積し、その後、フォトリソグラフィ法およ び異方性エッチングによりゲート配線層206およびゲ 一ト配線層保護膜207を形成する。この時、ゲート電 極保護膜207は、前記SixNyのような窒化膜系の 緻密な膜を材料を用いた方が後工程の熱酸化の影響を受 けず、ゲート配線層206の配線としての特性を損なわ ない。その後、イオン注入により拡散層210を形成す る。次いで、熱酸化によりゲート側壁保護酸化膜208 を形成する。さらに、ゲート側壁保護膜209となるS ixNyを50nm程度堆積し、異方性エッチングによ りゲート側壁保護膜209を形成する。この時、ゲート 倒壁保護膜209は、前記SixNyのような窒化膜系 の緻密な膜を材料を用いた方が後工程の熱酸化の影響を 受けず、ゲート配線層206の配線としての特性を損な わない。その後、イオン注入により拡散層204を形成

【0077】この工程によって、これまで例えばプラズマTEOSによるシリコン酸化膜を堆積していた従来の強誘電体キャパシタでは残留分極量がメモリを作る工程を終了するまでにキャパシタ形成直後の値の1割にまで低下していたものが、キャパシタ形成直後の値の3割にまで改善できることが実験によって明らかにされてい

【0084】次に、図9(b)に示すように、層間絶縁 膜211となる酸化膜を400nm程度堆積する。その 後、配線層となる溝をフォトリソグラフィ法および異方 性エッチングにより形成する。さらに、層間絶縁膜21 1に拡散層204とつながるようにコンタクトホール2 12を開口する。

(0078] 次に、図8(b)に示すように、ソース・ドレイン部分と上部電極403 へのコンタクト用の開口部をフォトリソグラフィー工程によりパターニングし、異方性エッチングによりエッチングする。その後、トランジスタとキャパシ夕間の局所配線材(例えばTi/TiN)を堆積する。次いで、フォトリソグラフィー工程により局所配線をパターニングし、異方性エッチングによ

り局所配線301 を形成する。

【0085】次いで、図9(c)に示すように、コンタクト配線層および配線層となる配線層213としてTiNを20nm程堆積し、続いて、コンタクト配線層および配線層となる配線層214としてタングステン(W)を400nm程度堆積する。その後、フォトリソグラフィ法および異方性エッチングにより埋めこみ配線層213および埋めこみ配線層214を形成する。

【0079】次に、図8(c)に示すように、第3の層間絶縁膜203を堆積し、ソース・ドレイン部分と下部電極401へのコンタクトを開口する。さらに、配線材(例えばAlSiCu)をスパッタにより堆積し、フォトリソグラフィー工程によりパターニングし、メタル配線を異方性エッチングし、トランジスタへのコンタクトおよび配線層302 およびキャパシタのコンタクトおよび配線層303を形成する。また、図8(c)には示されていないが、セル以外の部分ではゲートへのコンタクトも同時に形成する。

[0086] なお、本例では、前記配線圏213とし

【0080】上記実施例3の強誘電体メモリセルの形成 工程によれば、実施例1、2に示した形成工程とほぼ同 様の効果が得られるほか、強誘電体キャパシタの上面に SixNyまたはTiO,を用いた絶縁性膜の壁が形成 50

て、後工程での熱酸化によるW配線層214の異常酸化の防止およびコシタクト埋めこみ配線層の密着性化によるW配線層214の異常酸化におるW配線層214の異常酸化の防止のみに注目したよるW配線層214の異常酸化の防止のみに注目した場合は、TiNのかわりに空化膜(例えばSixNy)を酸化チタン膜等の緻密で酸素を透過しづらい絶線を固まれているので、は層204と配線層214の電気的接続を図るためによりコンタクトを設度は、にある酸素パリア膜を除去する必要があるが、後述する配線を設定しまりで、これらの整合は良好なものとなる。

【0087】次に、図9(d)に示すように、CMPにより層間絶縁膜211が露出するまで研磨し、コンタクトプラグ(配線層)および配線層(例えばビット線BL)を形成する。なお、図9~図13では、ビット線BLはコンタクトホール内の部分のみ実線で示され、図示される断面の後方に位置している絶縁膜211上の部分については図示を省略している。

【0088】その後、図10(a)に示すように、コンタクトプラグや配線層の保護膜215となるSiNを100nm程度堆積する。上記コンタクト・配線層保護膜215は絶縁性、導電性を問わず、後工程の熱酸化時に酸素を透過しづらい緻密な材料であればよく、本例では絶縁性の材料である。

【0089】次に、図10(b)に示すように、コンタクトプラグ・配線層保護膜215をフォトリソグラフィ法および異方性エッチングにより、コンタクトプラグおよび配線層を完全に覆うようにパターニングする。

【0090】 このパターニング形状の例を図10 (c)に示しており、図中のAA線に沿う断面構造を図10 (b)に示している。ここで、215 はコンタクトプラグおよびピット線を覆うようにパターニングされた保護膜であり、図10 (c) 中の点線で示す方形状の領域はコンタクトプラグ、207 は下層のワード線 (WL) であっ

【0091】なお、基板上に形成した素子の特性回復のためのシンター工程を後工程で行わないならば、コンタクトプラグ・配線層保護膜215をパターニングしなくともよい。

【0092】次に、図10(c)に示すように、層間絶縁膜216となる酸化膜を300nm程度堆積する。その後、Si基板上に形成した素子の特性を良好にするためにシンタリングを行う。この際、フォーミングガスは、パターニングされたコンタクト・配線層保護膜215の間を抜けて基板界面に到達する。なお、この後にシンタリングを行うことは、強誘戦体膜を劣化させてしまうので実施できない。

【0093】続いて、図10(d)に示すように、キャ パシタ電極217となるPt 膜を200nm程度堆積 し、さらにキャパシタ絶縁膜218となるPZT膜を300nm程度堆積する。その後、良好な強誘電体特性が得られるように酸化雰囲気中で850℃、30分程度熱酸化を行う。この時、コンタクト・配線層保護膜213 および215が存在することによって配線層214は異常酸化されずに特性を保つことができる。その後、キャパシタ電極219となるPt膜を200nm程度堆積する。

【0094】次いで、図11(a)に示すように、フォ
10 トリソグラフィ法および異方性エッチングによってキャ
パシタ電極219をパターニングする。その後、図11
(b)に示すように、フォトリソグラフィ法および異方
性エッチングによってキャパシタ絶縁膜218をパター
ニングする。さらに、図11(c)に示すように、フォ
トリソグラフィ法および異方性エッチングによってキャ
パシタ電極217をパターニングする。

【0095】その後、前記異方性エッチング時に発生したダメージを回復し、良好な強誘電体特性が得られるように、酸化雰囲気中で850℃、30分程度熱酸化を行う。この時、コンタクト・配線層保護膜213および215が存在することによって配線層214は異常酸化されずに特性を保つことができる。次いで、図11(d)に示すように、層間絶縁膜220となる酸化膜を400nm程度堆積する。

【0096】その後、図12(a)に示すように、フォトリソグラフィ法および異方性エッチングにより、層間絶縁膜220および層間絶縁膜216およびコンタクト・配線層保護膜215にコンタクト配線層214の界面の少なくとも中央部が露出するように、コンタクトホー30ル221を開口する。これにより、保護膜215はコンタクト配線層214の上面の少なくとも一部(周辺部)を覆う状態になる。

【0097】一方、図12(b)に示すように、フォトリソグラフィ法により、キャパシタ電極219のコン・クト部の直上にコンタクトホール222を閉口する。その後、図12(c)に示すように、配線層223となるTiNを20nm程度堆積し、さらに、配線層224となるA1を300nm程度堆積する。これに埋めるようにより上で埋める。その後、図12(d)たコンタクトホール221は完全に導電性材料で埋めこれによったコンタクト配線層になる。その後、図12(d)たコンタクト配線層になる。その後、図12(d)に、フォトリソグラフィ法および異方性エッケでより配線層223および配線層224をパターニングする。

【0098】その後、図13(a)に示すように、顧問 絶縁膜226となる酸化膜を400nm程度堆積する。 さらに、図13(b)に示すように、最終保護膜227 となるSixNyを150nm程度堆積する。その後、 フォトリソグラフィ法および異方性エッチングによりパッド部を開口する。

50 [0099] (実施例5) (図14~図18)

まず、図14(a)に示すように、例えばP型Si基板 201上に素子分離酸化膜203を400nm程度形成 する。その後、イオン注入により素子分離領域(チャネ ルストッパ)202を形成する。次いで、熱酸化によ り、ゲート絶縁膜205を14nm程度形成する。その 後、ゲート配線層206となるWSiを200nm程度 堆積し、さらに、ゲート電極保護膜207となるSix Nyを200nm程度堆積する。

【0100】次に、フォトリソグラフィ法および異方性 エッチングにより、ゲート配線層206およびゲート配 線層保護膜207を形成する。この時、ゲート電極保護 膜207は、前記SixNyのような窒化膜系の緻密な 膜を材料を用いた方が後工程の熱酸化の影響を受けず、 ゲート配線層206の配線としての特性を損なわない。 【0101】その後、イオン注入により拡散層210を 形成する。次いで、熱酸化により、ゲート側壁保護酸化 膜208を形成する。さらに、ゲート側壁保護膜209 となるSixNyを50nm程度堆積し、異方性エッチ ングによりゲート餌壁保護膜209を形成する。この 時、ゲート側壁保護膜209は、前記SixNyのよう な窒化膜系の緻密な膜を材料とした方が後工程の熱酸化 の影響を受けず、ゲート配線圏206の配線としての特 性を損なわない。

【0102】次に、イオン注入により拡散層204を形 成する。その後、図14(b)に示すように、層間絶縁 膜211となる酸化膜を400nm程度堆積する。 続い て、フォトリソグラフィ法および異方性エッチングによ り配線層となる溝を形成する。さらに、層間絶縁膜21 1に拡散層204とつながるようにコンタクトホール2 12を開口する.

【0103】次いで、図14(c)に示すように、コン タクト配線層および配線層となる配線層213としてT iNを20nm程度堆積し、続いて、コンタクト配線層 および配線層となる配線層214としてWを400nm 程度堆積する。その後、フォトリソグラフィ法および異 方性エッチングにより埋め込み配線層213および埋め 込み配線層214を形成する。

【0104】この時、配線層213は、後工程での熱酸 化によるW配線層214の異常酸化の防止およびコンタ クト埋め込み配線層の密着性の向上を図るためにTiN 40 を使用しているが、後工程での熱酸化によるW配線層 2 1 4 の異常酸化の防止のみに注目した場合には、 TiN の代わりに空化膜(例えばSixNy)、酸化チタン膜 (TiO:) 等の緻密で酸素を透過しづらい絶縁膜を酸 素バリア膜として代用することができる。この場合は、 拡散間204および配線間214の電気的接続を図るた めに、異方性エッチングによりコンタクト底部のみ絶縁 膜である酸素パリア膜を除去する必要があるが、後述す る配線層214上の保護膜と同種材料を用いているので、 これらの整合は良好なものとなる。

【0 1 0 5 】次に、図1 4 (d) に示すように、CMP 法により層間絶縁膜211が露出するまで研磨し、コン タクト配線層および配線層を形成する。

【0 1 0 6 】その後、図15 (a)に示すように、コン タクト配線層および配線層の保護膜となるSixNyを 100 nm程度堆積する。上配コンタクト配線層・配線 層保護膜215は絶縁性、導電性を問わず後工程の熱酸 化時の酸素を透過しづらい緻密な材料でよい。

【0 1 0 7】 さらに、図15 (b) に示すように、フォ トリソグラフィ法および異方性エッチングにより、コン タクト配線層および配線層を完全に覆うようにコンタク ト配線層・配線層保護膜215をパターニングする。 【0 1 0 8】 このパターニング形状の例を図15 (c) に示しており、図中のAA線に沿う断面構造を図15 (b) に示している。ここで、215 はコンタクトプラグ およびピット線を覆うようにパターニングされた保護膜 であり、点線で示す方形状の領域はコンタクトプラグ、 領域207 は下層のワード線 (WL) である。

【0 1 0 9】 次に、図15 (c) に示すように、層間絶 20 緑膜216となる酸化膜を300nm程度堆積する。そ の後、図15 (d) に示すように、キャパシタ電極21 7となるPt膜を200nm程度堆積し、さらに、キャ パシタ絶縁膜218となるPZT膜を300nm程度堆 積する。

【0110】その後、良好な強誘電体特性を得るため に、酸化雰囲気中で850℃、30分程度熱酸化を行 う。この時、コンタクト配線層・配線層保護膜213お よび215が存在することによって、配線層214は異 常酸化されずに特性を保つことができる。その後、キャ 30 パシタ電極 2 1 9 となる P t 膜を 2 0 0 n m 程度 堆積 す る。

【0 1 1 1】次いで、図16(a)に示すように、フォ トリソグラフィ法および異方性エッチングによりキャパ シタ電極219をパターニングする。その後、図16 (b) に示すように、フォトリソグラフィ法および異方 性エッチングによりキャパシタ絶縁膜218をパターニ ングする.

【0 1 1 2】 続いて、図 1 6 (c) に示すように、フォ トリソグラフィ法および異方性エッチングによりキャパ シタ電極217をパターニングする。その後、異方性エ ッチングのダメージを回復し、良好な強誘電体特性が得 られるように酸化雰囲気中で850℃、30分程度熱酸 化を行う。この時、コンタクト配線層・配線層保護膜 2 13および215があることによって配線層214は異 常酸化されずに特性を保つことができる。

【0113】その後、スパッタ法により、キャパシタ保 **護膜225としてSixNyを100nm程度堆積す** る。この理由は、シンタリングを後の工程で行う際にP Z T 膜が還元されないように保護するためであり、実施 例 3 に示したTiO:も同様に用いることができる。な

50

お、スパッタ法以外の成膜方法でSixNyを堆積する と、腹形成時のガスに水素が多分に含まれていてPZT を還元してしまう恐れがある。

【0114】次に、図16(d)に示すように、フォト リソグラフィ法および異方性エッチングにより、キャバ シタ部以外の余分なSixNyをエッチングして除去す る。その後、層間絶縁膜220となる酸化膜を400 n m程度堆積する。

【0115】続いて、図17(a)に示すように、層間 絶縁膜220および層間絶縁膜216およびコンタクト 配線層・配線層保護膜215に、コンタクト配線層21 4 の界面が露出するようにコンタクトホール 2 2 1 をフ ・ォトリソグラフィ法および異方性エッチングにより開口 する.

【0 1 1 6】 一方、図17 (b) に示すように、キャパ シタ電極219のコンタクト部の直上にコンタクトホー - : ル 2 2 2 をフォトリソグラフィ法により閉口する。

【0117】その後、図17(c)に示すように、配線 層223となるTiNを20nm程度堆積し、さらに、 配級層224となるA1を300nm程度堆積する。こ れによって、コンタクトホール221は完全に導電性材 料で埋めこまれたコンタクト配線層になる。

【0118】次いで、図17(d)に示すように、フォ トリソグラフィ法および異方性エッチングにより配線層 223および配線層224をパターニングする。その 後、Si基板上に形成した素子の特性を良好にするため にシンタリングを行う。この際、フォーミングガスは、 パターニングされたコンタクト配線層・配線層保護膜21 5 の間を抜けて、基板界面に到達する。

縁膜226となる酸化膜を400nm程度堆積する。さ らに、図18(b)に示すように、スパッタリングによ り、 最終保護膜 2 2 7 となる S i x N y を 1 5 0 n m 程 度堆積する。このSixNyを堆積する際のガスがP2 T膜を還元してしまう恐れがあるので、SixNyはス パッタリングにより成膜することが望ましい。その後、 フォトリソグラフィ法および異方性エッチングによりパ ッド部(図示せず)を開口する。

【0120】なお、上記実施例4または実施例5におい て、強誘電体膜に代えて比誘電率が50以上程度の高誘 40 電率誘電体膜、具体的には、チタン酸ストロンチウム (SrTiO;), BST ((Ba, Sr) TiO;) 等のペロブスカイト構造あるいは層状ペロブスカイト構 造の物質からなる高誘電率誘電体膜を用いる場合にも、 本発明は有効である。

【0121】即ち、前記実施例4または実施例5によれ ば、構造あるいは製造工程またはそれらの部分的な変更 に応じて次に述べるような効果が得られる。

【0122】(1)コンタクト側壁を窒化化合物系また はTiO,の膜で覆うことによって、側壁からのコンタ クトへの酸素の侵入を防ぎコンタクト抵抗が上昇した り、コンタクト配線が異常酸化されてデバイスにクラッ クが入ることを防ぐことができる。

【0123】(2)コンタクト上面および配線層を窒化 化合物系またはTiO:の膜で覆うことによって、上方 向からのコンタクトおよび配線層への酸素の侵入を防ぎ コンタクト抵抗や配線抵抗が上昇したり、コンタクト配 線および配線層が異常酸化されてデバイスにクラックが 入ることを防ぐことができる。

【 0 1 2 4 】 (3 ) コンタクト窓が開口される層間絶縁 膜の上面をCMP法により平坦化し、さらに、コンタク ト上面および配線層を窒化化合物系またはTiO:の膜 で覆うことによって、コンタクト窓が開口される層間絶 縁膜と窒化化合物系の膜の密着性が向上し、上方向から のコンタクトおよび配線層への酸素の侵入を防ぎコンタ クト抵抗や配線抵抗が上昇したり、コンタクト配線およ び配線層が異常酸化されてデバイスにクラックが入るこ とを防ぐことができる。

【0 1 2 5】 (4) コンタクト上面および配線層を窒化 20 化合物系またはTiO:の膜で覆い、その窒化化合物系 またはTiO.の膜をコンタクト上面および配線層の上 面と側壁を覆うように残してパターニングすることによ って、上方向からのコンタクトおよび配線層への酸素の 侵入を防ぎコンタクト抵抗や配線抵抗が上昇したり、コ ンタクト配線および配線層が異常酸化されてデバイスに クラックが入ることを防ぐことができる。さらに、窒化 化合物系またはTiO:の配線保護膜に、後工程での熱 による膜の変形に基づく応力に起因したクラックを入り づらくすることができる。また、後のシンター工程での 【0 1 1 9】 次に、図 1 8 (a) に示すように、層間絶 30 フォーミングガスがパターニングされた配線保護膜の間 を通り基板に到達し、十分な効果を発揮できる。

> 【0126】(5)コンタクト上面およびコンタクト側 壁と配線層側壁および配線層上面を窒化化合物系または TiO:の膜で覆うことによって、上方向および横方向 からのコンタクトおよび配線層への酸素の侵入を防ぎ、 高温かつ長時間の熱酸化によるコンタクト抵抗や配線抵 抗の上昇や、コンタクト配線および配線層が異常酸化さ れてデバイスにクラックが入ることを防ぐことができ

> 【0127】(6)コンタクト上面および配線層を空化 化合物系またはTiO」の膜で覆い、その後、高・強誘 館体膜を成膜し、その後に多層配線とのコンタクト接続 を行うことによって、高・強誘電体膜成膜時の熱酸化工 程の酸素による上方向からのコンタクトおよび配線層へ の酸素の侵入を防ぎコンタクト抵抗や配線抵抗が上昇し たり、コンタクト配線および配線層が異常酸化されてデ バイスにクラックが入ることを防ぐことができる。 さら に、多層配線とのコンタクト接続が容易になる。

【0128】 (7) コンタクト上面および配線層を窒化 50 化合物系またはTiO.の膜で覆い配線保護膜を形成

し、さらにその配線保護膜をパターニングし、その後、 髙・強誘電体膜を成膜し、その後に多層配線とのコンタ クト接続を行うことによって、高・強誘電体膜成膜時の 熱酸化工程の酸素による上方向からのコンタクトおよび 配線層への酸素の侵入を防ぎコンタクト抵抗や配線抵抗 が上昇したり、コンタクト配線および配線層が異常酸化 されてデバイスにクラックが入ることを防ぐことができ る。また、高・強誘電体膜形成直前のシンター工程での フォーミングガスがパターニングされた配線保護膜の間 を通り基板に到達し、シンターの効果を十分に発揮でき

【0129】(8)高・強誘電体キャパシタを形成後 に、高・強誘電体キャパシタを窒化膜系またはTiO: を用いた配線層保護膜で覆うことによって、後のシンタ 一工程でのフォーミングガスがパターニングされた配線 保護膜の間を通り基板に到達し十分に効果が発揮でき、 かつ、高・強誘電体キャパシタを還元性雰囲気にさらす ことがないので、キャパシタ特性を劣化させることなく シンターが可能になる。

【0130】上述した実施例4、実施例5の効果を要約 20 すると、

(1) 強・高誘電体膜を形成する以前に、高融点金属を 用いた配線層を高抵抗にならずに形成することができ

【0131】(2)高アスペクト比のコンタクトを形成 するに当って、強・高誘電体膜の形成前に基板からコン タクトを引き出すことができる。

【0132】 (3) 現状では、積み上げ式のセル構造に ならざるを得ない強・高誘電体膜を用いた半導体記憶装 置での配線加工が容易になる。

【0133】(4)窒化膜系またはTiOzの緻密な膜 をコンタクトおよび配線層および高・強誘電体膜の保護 材料として使うことにより、酸素やその他の汚染が配線 層から伝わり、基板上やその周辺の素子に与える影響か ら保護できる。

【0134】(5)窒化膜系またはTiO。の配線層保 護膜をパターニングすることで強・高誘電体膜の形成寸 前でシンターができ、半導体基板上の素子特性を良好に 保つことができる。

またはTiO:の配線層保護膜で覆うことにより、強・ 高誘電体キャパシタの形成後にシンターが可能になり、 半導体基板上の素子特性を良好に保つことができる。

【0136】 (実施例6) (図19~図22) 実施例6では、実施例4または実施例5とほぼ同様であ るが、強誘電体セルのアレイの一例を詳細に説明する。

【0137】図19は、電荷転送用の1個のMOSトラ ンジスタ(パストランジスタ)と情報記憶用の1個の強 誘電体キャパシタとが直列接続された構成を単位セルと し、単位セルが行列状に配列されてメモリセルアレイを 50 城Dにコンタクトしている。

構成してなるFRAMのセルアレイの一部の断面構造を

【 0 1 3 8 】 図 2 0 ~ 図 2 2 は、上記 F R A M の セルア レイの製造工程順に平面パターンの一部の一例を概略的 に示すものであり、図22中のAA線に沿う断面構造を 図19に示す。なお、説明の簡単化のため、各ワード線 をWL、各ピット線をBL、各プレート線をPLで表示

【0139】図19~図22において、シリコン基板20 10 | の表層部に、複数個の素子領域(活性化領域)SDG がそれぞれワード線WL形成方向に直交する方向(ビッ ト線BL形成方向に平行な方向)にほぼ直線状に形成さ れるとともに平面的にみて行列状の配置で形成されてお り、各素子領域SDG間には素子間分離領域用の酸化膜 202 が形成されている。

【0140】ここで、各列の素子領域SDGは、1列毎 に素子領域SDGの1つ分の長さ(1ピッチ)ずつ位置 が偏移しており、各案子領域SDGは全体として市松状 の配置(正格子に対してジグザグ状の配置)で形成され ている。

【0141】上記各案子領域SDGは、中央部から一端 側の領域に第1のMOSトランジスタを構成する第1の ドレイン・チャネル・ソース領域が直線状に形成されて おり、上記中央部から他端側の領域に第2のMOSトラ ンジスタを構成する第2のドレイン・チャネル・ソース 領域が直線状に形成されており、上記中央部は上記第 1、 第 2 の M O S トランジスタに共通のドレイン領域 D となっている。

【0142】上記MOSトランジスタのチャネル領域上 30 にゲート酸化膜205 を介してゲート電極部Gが形成さ れ、同一行の複数個のMOSトランジスタのゲート電極 部Gは連続的に連なってワード線WLとして形成され、 ワード線WL群は互いに平行に形成されている。

【 0 1 4 3 】 この場合、各ワード線WL (ゲート電極部 G、 206 ) は、例えば P ドープ・ポリシリコンおよびW Siの2層構造になっており、表面絶縁膜207 および側 壁絶縁膜により保護されている。

【0144】さらに、上記表面絶縁膜207、側壁絶縁膜 上に平坦化用の層間絶縁膜211 が形成されており、この 【0135】(6)強・高誘電体キャパシタを窒化膜系 40 層間絶縁膜211 上にワード線WL群の形成方向とそれぞ れ直交する方向にビット線BL群が形成されている。

> 【0145】この場合、層間絶縁膜211には、素子領域 SDGの各中央部の第2導電型(本例ではn型)の不純 物拡散領域(ドレイン領域)D上に対応してコンタクト ホールが開口されており、前記層間絶縁膜211 上で上記 コンタクトホールから少しずれた位置にバリアメタル膜 213 および導電膜214 からなるピット線BLが形成され ており、各ピット線BLは上記コンタクトホール内でそ れぞれ同一列の複数個の素子領域SDGの各ドレイン領

【0146】また、層間絶縁膜211には、素子領域SDGの各一端部の第2導電型(本例ではn型)の不純物拡散領域(ソース領域)S上に対応してコンタクトホールが閉口されており、前記層間絶縁膜211の上記コンタクトホール内にパリアメタル膜213および導電膜214からなるキャパシタコンタクトプラグが形成されている。

【0147】そして、前記ビット線BLの上面および前記キャパシタコンタクトプラグの上面の一部には、窒化シリコン膜(または酸化チタン膜)215 が形成されている。さらに、窒化シリコン膜(または酸化チタン膜)21 10 5 を含む基板上には平坦化用の間間絶縁膜216 が形成されており、層間絶縁膜216 上には単位セル毎にスタック構造の強誘電体キャパシタ(下部電極217、強誘電体絶縁膜218、上部電極219)が形成されている。さらに、その上にキャパシタ保護絶縁膜225 として窒化シリコン膜(または酸化チタン膜)225 が形成され、その上に層間絶縁膜220 が形成されてパッシベーション膜227 が形成されている。

【0148】この場合、同一行の複数個の強誘電体キャパシタの各下部電極217は、対応するMOSトランジスタを含むSDG領域の中央部あるいは隣接する素子間分離酸化膜202の上方を覆うように、かつ、前記ワード線WL群の形成方向と平行な方向に(つまり、ビット線BLに直交する方向に)連続的に形成され、キャパシタプレート線PLとなっている。

【0149】また、単位セル毎の強誘電体キャパシタの 上部電極219 は、対応する下部電極217 領域上に強誘電 体絶縁膜218 を介して例えば方形状に形成されている。

【0150】そして、強誘電体キャパシタの上部電極219は、対応するMOSトランジスタの一端部の第2導電 30型(本例ではn型)の不純物拡散領域(ソース領域)Sにコンタクトしているキャパシタコンタクトプラグに局所接続用の電極配線224を介して接続されている。

【0151】(実施例7)(図23~図25)

図23および図24は、他のFRAMにおけるFRAM セルおよび素子の製造工程順における断面構造の一部を 概略的に示している。

【0152】実施例7の製造工程は、二層配線構造における第2層配線(ビット線あるいは他の配線)の接続を行うためのビアホールを埋めるために、A1、A1Cu、A1CuSi、WSiι、Cuの少なくとも一つの材料(本例ではアルミニウム)がリフローされている点が特徴的である。

【0153】図25は、上配FRAMセルのアレイの一部の平面パターンの一例を概略的に示している。

【0154】図23および図24において、半導体基板 1上にはメモリセルのスイッチ用MOSトランジスタ3 1およびメモリセル以外の混載デバイス用の他のMOS トランジスタ32が形成されている。

【0 1 5 5】 前配各トランジスタ上を扱い、表面が平坦 50

化された(つまり、下地段差を平坦化した)第1の絶縁 層10内には、前記スイッチ用トランジスタ31のドレイン領域 D、ソース領域 Sに接続されたピット線コンタクトプラグ33およびキャパシタコンタクトプラグ34、混戦デバイス用の他のMOSトランジスタ32のゲートに接続されたコンタクトプラグ35が埋め込み形成されている。さらに、前記第1の絶縁層10上に第1のSixNy膜(またはTiO:膜)51が形成されてい

32

【0156】そして、前記第1のSixNy膜(またはTiO、膜)51上に順に下部電極17、強誘電体膜18および上部電極19が形成されており、それらを含む基板上を覆うように第2のSixNy膜(またはTiO、膜)52が形成されており、さらに、その上に第2の絶縁層13が形成されている。

[0157]また、前記第2の絶縁層13および第2のSixNy膜(またはTiO,膜)52/第1のSixNy膜(またはTiO,膜)51には、前記ピット線コンタクトプラグ33、キャパシタコンタクトプラグ34、混戦デバイス用のコンタクトプラグ35の上方に対応して選択的にホールが形成されており、前記第2の絶縁層13および第2のSixNy膜(またはTiO,膜)52には、上部電極19の上方に対応して選択的にホールが形成されている。

【0158】そして、上記ホール部を介して前記ピット線コンタクトプラグ33に接続されたピット線埋め込みプラグ接続配線(ビット線接続用コンタクトパターン)36、キャパシタコンタクトプラグ34および上部電極19に接続された上部電極取り出し配線(キャパシタ電極配線)22、混載デバイス用のコンタクトプラグ35に接続された第1層配線37が形成されている。

【0159】なお、前記上部電極取り出し配線22およびビット線埋め込みプラグ接続配線36は、Al、Al Cu、Wメタル、TiNメタル、Ti対タルの少なくとも一つの材料を有するものであり、前間類別の少なくとも一つの材料を有するものでありまた。上部電極取り出し配線22、ビット線埋め込みプラグ接続配線36および第1層配線37の上面側には、選択的にWメタル、TiNメタル、TiメタルのいずれかからはWメタル、TiNメタル、Tiメタルのいずれかからなるメタル層11 が形成されており、これらは前配強誘揮体膜18にダメージを与えない高周波マグネトロスパッタ法あるいはMOCVD法によって形成され得る。

【0160】前記各配線を含む基板上面を覆い、表面が平坦化された第3の絶縁層30には、前配ビット線埋め込みプラグ接続配線36および第1層配線37の上方に対応して選択的にビアホールが形成されている。そして、上配ビアホール内を埋めるようにAI、AICu、AICu、、Cuの少なくとも一つの材料(本例ではアルミニウム)がリフローされてなり、前記

0.1

40

50

[0162] この際、AIリフローに際して、下地配線がAI系の場合には、スパッタ堆積時の温度によりAI系配線の溶融、ポイドの発生が生ずるおそれがある。このため、ピアメタルと直接接触する下地としては、Wメタル、TiNメタル、Tiメタル層のいずれかを高周波マグネトロンスパッタあるいはMOCVD法により堆積 20して、多層配線のピア部となる領域の直下に選択的に上記メタル層11 を形成し、溶融ポイド防止膜として用いる。

ウム)をリフローする工程を用いる。

【0163】次に、図23乃至図25に示す断面図および平面パターンを参照しながら工程順に詳細に説明する。

【0164】まず、図23に示すように、通常のCMOS型DRAMセルの形成工程と同様な工程により、シリコン基板1上にメモリセルトランジスタ31および他のデバイス用のトランジスタ32を形成する。

【0165】ここで、2は基板表層部に選択的に形成成れた素子分離領域、D、Sは基板表層部の素子形成領域に選択的に形成された基板とは逆導電型の不純物拡散層からなるドレイン・ソース領域、3は基板表面に形成成形があるドレイン・ソース領域、3は基板表面に形成成のたMOSトランジスタ用のゲート酸化膜3上に形成されたMOSトランジスタ用のゲート電極部(ワード線WLの一部)であり、ゲート電極部は例えばポリシリコン層4およびWSi層5の2層構造となっている。

【0166】なお、素子分離領域2は、LOCOS膜 (選択酸化膜)、STI (Shallow Trench Isolation) など、任意の構造を採用してよい。

【0167】次に、ゲート電極部G上を含む基板上に平 坦化用の第1の層間絶縁膜(例えばBPSG膜)10を 堆積した後、CMPにより表面を平坦化する。

【0168】次に、第1の顧問絶縁睒10に選択的にコンタクトホールを形成する。具体的には、ドレイン領域 D上に対応する部分にピット線コンタクトホール、ソース領域S上に対応する部分にキャパシタブラグ用のコンタクトホールおよびその他の配線用のコンタクトホール を形成する。

【0170】次に、エッチバックあるいはCMPを行い、第1の層間絶縁膜10の表面を露出させる。この後、スパッタ法により第1の層間絶縁膜10上の全面に第1のSixNy膜(またはTiO:膜)51を堆積させる。

【0 1 7 2】 この後、スパッタ法により全面に第2のSixNy膜(またはTiO: 膜) 5 2 を 1 0 0 n m 程度 堆積させる。

【0173】次に、プラズマCVDにより第2のSixNy膜(またはTiO、 膜)52上に第2の層間絶縁膜13を堆積し、化学ドライエッチング(CDE)およびRIEを用いて第2の層間絶縁膜13および下層の第2のSixNy膜(またはTiO、 膜)52または第2のSixNy膜(またはTiO、 膜)52/第1のSixNy膜(またはTiO、 膜)52/第1のSixNy膜(またはTiO、 膜)51に前配各コンタクトプラグ33、34、35および上部電極19との接続用のコンタクトホールを選択的に形成する。

【0174】そして、スパッタ法を用いてA1、Wを順に堆積し、キャパシタコンタクトプラグ34とキャパシタ上部電極19との接続を行うためのキャパシタ電極配線22を形成すると同時に、ビット線接続用コンタクトパターン36およびメモリセル以外の混戦デバイス用の第1層配線37を形成する。なお、上記A1膜上に堆積したW膜は、後工程のビア埋め込みの際のコンタクト表面の酸化を抑制するために用いられる。

【0175】さらに、第3の層間絶縁膜30を形成し、その表面をCMPにより平坦化した後、前記ビット線接続用コンタクトパターン36との接続を行うためのビアホールおよびメモリセル以外の混載デバイスの第1層配線37との接続を行うためのビアホールを形成し、Ar 雰囲気で基板温度400~470℃とした高周波マグネトロンスパッタ法(Alを高温で溶解し泳動的にビアホ

ールを埋め込むAIリフロー法)により前配ビアホール内を埋め込むように第2配線層を堆積した後、第2配線層をパターニングしてビット線BLおよび混載デバイス用の第2層配線38を形成する。

【0176】 これにより、ビット線BLは、ビアホール部・ビット線接続用コンタクトパターン36 およびビット線コンタクトプラグ33を介してメモリセルのスイッチ用MOSトランジスタ31のドレイン領域Dに接続されることになり、混載デバイス用の第2 層配線38 は第1 層配線37 およびコンタクトプラグ35を介してメモリセル以外の混載デバイス用MOSトランジスタ32に接続される。

【0177】なお、第2層配線38は、A1リフローで 堆積された膜をそのまま用いてパターニングしてもよい が、ビア部以外のA1系メタルをメタルCMPにて研 磨、除去、平坦化し、再び第2層配線38となるメタル を堆積し、パターニングしてもよい。

【0178】この後、二層配線構造の半導体集積回路の場合は、トップパッシベーション絶縁膜39を堆積し、パッド部を開口する。三層、四層配線以上の配線構造の半導体集積回路の場合は、前記したような層間絶縁膜30を形成した後にA1リフロー法による配線層を堆積し、パターニングを行う工程を必要回数繰り返し、この後にトップパッシベーション絶縁膜39を堆積し、パッド部を開口する。

【0179】なお、本実施の形態においては、前配第1 層配線37を形成した際の第1配線層の一部をパッド部 として用いてもよい。

【0180】さらに、図24には、第3の 閣間絶縁膜30におけるピット線コンタクトプラグ33の上方に対応して選択的にホールを開口し、ピット線をピット線接続用コンタクトパターン36とコンタクトに場合を第1の絶縁層10上で適宜引き回すことにより、これとは異なる位置でピット線をコンタクトさせることができ、特にセルアレイの設計の自由度を向上させる上で有利である。

【0181】図23および図24に示したように強誘電体キャパシタの上層側にピット線BLを配置した構造と 40 し、ピット線BLを第2配線層で形成した場合には、メモリセル部の設計の自由度が大幅に増大し、これによりセル面積の縮小化が可能になり、ピット線幅の制限が少なくなる。

【0182】 ここで、図25に示した平面パターンを参照して説明する。

【0183】図25に示した構造は、ビット線BLがワード線WLの上方でワード線WLに直交する方向に一定幅で形成されており、ビット線BLの配置、幅、コンタクト部などが図19~22に示したFOB(Ferroelect 50

ric Capacitor on Bitline)構造の平面パターンと異な り、その他は同じである。

【0184】即ち、図25において、41はビット線BLがその下層部のビット線接統用コンタクトパターン(図24中の36)に接続されているコンタクト部、42は単位セル毎に形成されたスタック構造のキャパシタの上部電極(図24中の19)およびキャパシタコンタクトプラグ(図24中の34)に対して、ワード線WLとピット線BLとの間の中間層に形成された局所接続用の電極配線(図24中の22)が接続されているコンタクト部である。PLはキャパシタの下部電極(図24中の17)が連続するように形成されたキャパシタプレート線である。

【0185】 つまり、図23および図24に示したような強誘電体キャパシタの上層側にピット線を配置した構造を採用すれば、図25に示すようにセルアレイを形成することが可能になり、前記FCOB構造に比べてピット線BLの幅を広くとることができ、ピット線抵抗を低くできるので、メモリ動作上、極めて有利となる。

【0186】従って、FRAMメモリと他のLSIを混 歳する場合には、ビット線BLを強誘電体キャパシタよ り下方または第1層に配線するFCOB構造よりも第2 配線層以降に形成する方が有利である。

【0187】また、実施例7のFRAMセルの製造工程によれば、上記したようにスパッタ法により形成されたSixNy膜(またはTiO.膜)51、52は、水素基を含まず、また、水素基を通し難い。即ち、この後の工程で、仮に水素基が強誘電体キャパシタ付近まで到達したとしても直接には強誘電体キャパシタには到達しないので、強誘電体特性(分極限)の劣化を最小限に抑制することができる。

【0188】しかも、強誘電体キャパシタの形成に当って、強誘電体膜18を成膜あるいはアニールする際の酸素雰囲気下では、コンタクトプラグ33、34、35の上面がいずれもSixNy膜(またはTiO: 膜)51で優われているので、コンタクト配線における熱酸化による抵抗上昇や異常酸化を有効に防止し得る。

【0189】なお、従来のコンタクト配線技術では、接続する配線層と配線層との高さが大きく、かつ、狭い間口のコンタクトを必要とされる半導体装置では、アスペクト比が2程度のコンタクト配線層を供給することしかできず、多層化を実現する上でしばしば障害となることがあった。

【0190】また、幾つかのコンタクト配線層を積み重ねて高アスペクトのコンタクト配線層に匹敵する配線層を形成しようとすると、コンタクト配線層同士のつなぎ部分の合せずれが懸念され、つなぎのためだけの配線層を形成するなど、デバイス縮小および工程簡略の上で不利になることが多かった。

【0191】このような問題点を解決するために、テー

20

パーをつけたコンタクトホール形成技術として様々なものが提案されている。例えば特開平6-21238号公報には、テーパーのないコンタクトとテーパーのあるコンタクトを専通させ、さらに配線層とテーパーのないコンタクトを用いて導通させる手法が開示されている。

【0192】しかし、上記手法は、複雑な工程を経るので、パターンの合せずれが発生し、コンタクト抵抗が上がり、良好なコンタクト配線層として機能しなくなる恐れがある。さらに、アスペクト比が3~4程度までのコンタクト配線は実現できるが、今後、ますます微細化が進む中でアスペクト比が4以上に高くなればなるほど工程が複雑化し、埋め込みコンタクト配線層を実現するのは複雑かつ困難である。

【0193】これに対して、以下の実施例8、実施例9に述べるように、多段に積み上げるコンタクトトホールの形状をコンタクト底部より開口部の方が広い形状でのるいは下段コンタクトより上段コンタクトの方が径の高さい形状にし、これを多段に積み上げることにより連接のコンタクト配線層を形成すると、現在のはなり、で形成できる高アスペクト比のコンタクトに匹敵するにアスペクト比の高いコンタクトに変層を安定して提供することが可能になり、特に高融点金属を用いたコンタクト配線層を実現する際に有効である。

(実施例8) (図26~図28)

例えば、図26(a)に示すように、 P タイプのSi基板501上に、素子分離反転防止領域(チャネルストッパ)502として例えばポロンを加速エネルギー30Kev、密度(ドーズ量)1×10<sup>11</sup> 程度でイオン注入して形成する。その後、例えば熱酸化工程により素子分離領域503を形成する。次いで、薄い拡散層領域510として例えばリンを加速エネルギー30Kev、密度1×10<sup>11</sup> 程度でイオン注入して形成した後、トランジスタのゲート酸化啖105を例えば12nm程度の談厚で形成する。

 0 nmである。

【0198】次に、図27(a)に示すように、の 個問を 録して、図27(a)に示すように、 層間を に示すように、 層 295 に 第2のコンタクトホール 529の まり 関ロンタクトホール 529は、 関ロの 3512 が 配線 層 511 で で の 300 に 300

【0200】 その後、配線 図517を例えばチタンナイトライド20nm程度堆積後、配線 図518を例えばタングステン500nm程度堆積し、前配第2のコンタクトホール529を完全に埋め込む。その後、配線 図518および配線 図517をCMPにより 図問絶縁 膜516の表面が露出するまで研磨を行う。

【0201】続いて、図27(b)に示すように、層間 絶縁膜519を例えばプラズマTEOS膜200nm程 度堆積した後、電極配線層520として例えばPt膜2 0nm程度堆積し、キャパシタ絶縁膜521として例えばPZTを200nm程度堆積し、電極配線層522と して例えばPt膜を200nm程度堆積する。

【0202】次いで、フォトリソグラフィおよび異方性エッチングにより電極配線 周522を任意の形状にパターニングを行う。さらに、フォトリソグラフィおよび異方性エッチングによりキャパシタ絶縁 膜521を任意の形状にパターニングを行う。

【0203】次に、フォトリソグラフィおよび異方性エッチングにより電極配線層520を任意の形状にパター 50 ニングを行う。その後、層間絶縁膜523として例えば

50

プラズマTEOSを300mm程度堆積する。

【0204】さらに、層間絶縁膜523のうちの電極配 **線 暦 522上に第3のコンタクトホール524を開口す** る。一方、図28に示すように、層間絶縁膜523およ び層間絶縁膜519のうちの前配第2のコンタクトホー ル529上に第4のコンタクトホール525を開口す る。この時、第4のコンタクトホール525の開口部の 径は800nm、コンタクト底部の径は600nmであ

【0 2 0 5 】その後、配線層 5 2 6 を例えば 2 0 n m 程 度堆積した後、配線層527を例えば400nm程度堆 積する。そして、フォトリソグラフィおよび異方性エッ チングにより配線層527および配線層526を任意の 配線形状にパターニングする。最後に、最終保護用絶縁 膜528を例えば1000nm程度堆積する。

【0206】上述した実施例8の製造方法においては、 開口部800nm、接続部(コンタクト底部) 600n mの第1のコンタクトホール509は、コンタクト底部 の径が600 n m、コンタクト高さ712 n m のアスペ クト比約1.19のコンタクトとなる。

【0207】また、開口部800nm、接統部(コンタ クト底部) 6 0 0 n m の第 2 のコンタクトホール 5 2 9 は、コンタクト底部の径が600nm、コンタクト高さ 1050 n m の アスペクト比約 1. 75 の コンタクトと なる。また、開口部800nm、接続部(コンタクト底 部) 600 n m の 第 4 の コンタクトホール 5 2 5 は、コ ンタクト底部の径が600nm、コンタクト高さ110 0 n m のアスペクト比約 1 . 8 3 のコンタクトとなる。 【0208】前記第1、第2、第4のコンタクトホール 509、529、525の接続部はそれぞれコンタクト 上面がコンタクト底部より小さいのでコンタクト同士の 接続時の左右の合せずれに対して余裕がある。

【0 2 0 9】 さらに、前記第1、第2、第4のコンタク トホール509、529、525は1つのコンタクト配 線層として機能していることで、アスペクト比4. 77 の垂直に配線されたコンタクトホールと等価であり、微 細化に非常に有効である。

【0210】また、コンタクト底部のデザインルールの きついパーツの集まる場所を、コンタクト径600nm 程度に微細加工することができる。

【0211】上記実施例8により、以下に述べるような 構成1~7の半導体装置を実現するものである。

半導体基板上に形成された第 【0212】( 構成1) 1の拡散層と、前記第1の拡散層上に形成された第1の 絶縁膜と、前配第1の絶縁膜上に形成された第1の導電 膜と、前配第1の絶縁膜に開口された開口部が底部より 広くなるように一度の異方性エッチングで形成された第 1のコンタクトホールに埋め込まれ、前記第1の拡散層 および前配第1の導電膜を接続する金属配線とを具備す ることを特徴とする半導体装置。

40

【0213】(構成2) 半導体基板上に形成された第 1 の拡散間と、前配第1の拡散層上に形成された第1の 絶縁膜と、前記第1の絶縁膜上に形成された第1の導電 膜と、前配第1の絶縁膜に開口された開口部が底部より 広く形成された第1のコンタクトホールに埋め込まれ、 その少なくとも一部が前配第1の拡散層および前配第1 の導電膜を接続する第1の金属配線と、前記第1の導電 膜上に形成された第2の絶縁膜と、前記第2の絶縁膜上 に形成された第2の導電膜と、前記第1のコンタクトホ ールに連なるように前記第2の絶縁膜に開口された開口 部が底部より広く形成された第2のコンタクトホールに 埋め込まれ、第1の金属配線の少なくとも一部および前 記第2の導電膜を接続する第2の金属配線とを具備する ことを特徴とする半導体装置。

【0214】(構成3) 構成2の半導体装置におい て、前記第1のコンタクトホールに埋め込まれた第1の 金属配線の少なくとも一部と前記第2のコンタクトホー ルに埋め込まれた第2の金属配線が、少なくともコンタ クトホールを埋め込むための金属配線形成工程以外の工 程によって形成された導電膜を介さずに直接接続するこ とを特徴とする半導体装置。

【0215】(構成4)半導体基板上に形成された第1 の拡散層と、前記第1の拡散層上に形成された第1の絶 縁膜と、前記第1の絶縁膜に開口された開口部が底部よ り広く形成された第1のコンタクトホールに埋め込まれ た第1の金属配線と、前記第1の絶縁膜上に形成された 第2の絶縁膜と、前記第1のコンタクトホールに連なる ように前配第2の絶縁膜に開口された開口部が底部より 広く形成された第2のコンタクトホールに埋め込まれた 第2の金属配線とを具備し、前記金属配線の埋め込み工 30 程を少なくとも2回以上繰り返して多段にコンタクトを 積み上げることにより 1 つのコンタクト配線 凮が形成さ れていることを特徴とする半導体装置。

【0216】(構成5) 構成1乃至4のいずれかの半 導体装置において、コンタクト配線層は、少なくとも 2 種類以上のコンタクトホール埋め込み材料を用いて形成 されることを特徴とする半導体装置。

構成1乃至4のいずれかの半 [0217] ( 構成6) 導体装置において、少なくとも2回以上のコンタクトホ 40 ール埋め込み工程によりコンタクト配線層が形成される ことを特徴とする半導体装置。

構成2乃至6のいずれか1項 【0218】( 櫛成7) に記載の半導体装置において、前記コンタクトホールの 底部の径と高さの比が1:1以上であることを特徴とす ・ る半導体装置。

【0219】即ち、上記実施例8によれば、以下に述べ るような効果が得られる。

【0220】 (1) コンタクトの開口部の面積よりコン タクト底部の面積の方が小さく形成されるので、デザイ ンルール母小のパーツの集まるコンタクトの底部、つま り接続部付近は高アスペクト比のコンタクトにも拘ら ず、微細加工が可能になる。

【0221】 (2) コンタクト開口部の面積よりコンタ クト底部の面積の小さいコンタクトの開口部に、コンタ クト開口部の面積よりコンタクト底部の面積の小さいコ ンタクトの底部を接続することにより、コンタクト同士 の接続のためにデザインを綴くすることなく合せずれに 対してマージンをとることが可能になる。

【0222】 (3) コンタクト同士を接続する際に、接 統されるコンタクトとコンタクトの間にコンタクト配線 をつなぐための配線層が不要となり、コンタクト接続に 起因するデバイス面積の増加を抑制することができる。

【0223】(4)垂直に配線された非常に高アスペク ト比のコンタクトを形成することができ、かつ、コンタ クトの形成に必要な面積はコンタクト開口部の径で規定 することが可能になる。

【0224】 (5) 2種類以上のコンタクト配線埋め込 み材料を使用することにより、コンタクト配線形成後の 工程によるコンタクト配線の特性劣化の防止や、コンタ クト同士を接続する際の密着性の向上を図ることが可能 20 になる.

【0225】(6)2回以上のコンタクト埋め込み工程 を行うことにより、コンタクト配線層の被覆性の向上を 図ることが可能になる。

【0226】 (7) コンタクトの関口部がコンタクト底 部より大きく、かつ、アスペクト比の大きいコンタクト をほぼ垂直多段に積み上げて1つのコンタクト配線層を 形成することにより、多層化によるコンタクト接続の増 大によるチップサイズの増加を抑制することができる。

【0227】 (実施例9) (図29~図34)

まず、図29(a)に示すように、例えばPタイプのS i基板601上に例えば熱酸化工程により素子分離領域 602を形成する。その後、トランジスタのゲート酸化 膜604を例えば12nm程度の膜厚で形成した後、ト ランジスタのゲート電極605となる例えばタングステ ンシリサイドを200nm程度の膜厚で形成する。

【0228】次いで、トランジスタのゲート保護膜60 6 を形成し、拡散層領域 6 0 3 を例えば加速エネルギー 30 k e v 、密度 1 × 10<sup>''</sup>程度のイオン注入により形 成した後、ゲート電極保護材607となる例えばシリコ 40 ンナイトライドを50 nm程度の膜厚で形成する。

【0229】次に、図29(b)に示すように、層間絶 **緑 股 6 0 8 と し て 例 え ば T E O S を 1 0 0 0 n m 堆 積 し** た後、CMPにより層間絶縁膜608をその表面が平坦 方性エッチングにより層間絶縁膜608に第1のコンタ クトホール609を開口する。この時、コンタクト径は 例えば600mmとする。

【0230】 続いて、図29 (c) に示すように、配線 圈610として例えばチタンナイトライドを20nm程 50 3のコンタクトホール616内に埋め込まれている配線

度堆積した後、配線图611として例えばタングステン を300nm程度堆積し、異方性エッチングにより配線 圏 6 1 0 および配線圏 6 1 1 を同時に所望の配線形状に 加工する。

42

【0 2 3 1】 その後、 図 3 0 (a) に示すように、前記 層間絶縁膜608に対して異方性エッチングの選択比を 十分にとれる層間絶縁膜612として例えばSiNを8 00 nm程度堆積した後、СMPにより、前配層間絶縁 版 6 1 2 を平坦に、かつ、例えば膜厚 3 5 0 n m程度に 10 なるまで平坦に研磨を行う。

【0232】次に、図30(b)に示すように、前記第 1 のコンタクトホール 6 0 9 に連なるように、かつ、そ れより大きな径で第2のコンタクトホール613を層間 絶縁膜612に開口する。この時、第2のコンタクトホ ール613の径は例えば800nmであり、既に第1の コンタクトホール609内に埋め込まれている配線層6 11の一部の直上に合うように開口する。

【0233】 その後、図30 (c) に示すように、配線 図614として例えばタングステンを500nm程度堆 積し、前記第2のコンタクトホール613を完全に埋め 込む。この時、配線層614を埋め込む前に導電性材料 として例えばTiN等を20nm程度埋め込み、コンタ クト同士の密着性の向上を図ってもよい。

【0234】 さらに、図31 (a) に示すように、層間 絶録膜612の表面が露出するまで配線層614をCM Pにより研磨する。その後、層間絶縁膜 6 1 5 として例 えばプラズマTEOS膜を800nm程度堆積後、CM Pにより層間絶縁膜 6 1 5 を平坦に、かつ、例えば膜厚 500mm程度になるまで研磨を行う。

【0235】次いで、図31 (b) に示すように、既に 第2のコンタクトホール613内に埋め込まれている配 ル616を層間絶縁膜615に開口する。この時、第3 のコンタクトホールの径は例えば600nmとする。

【0236】その後、図31 (c) に示すように、配線 層 6 1 7 として例えばTiNを20 n m 程度、配線層 6 18として例えばタングステンを500nm程度、コン タクトホール 6 1 6 を完全に埋め込むように順次堆積す

【0237】そして、図32(a)に示すように、層間 絶縁膜615の表面が露出するまで配線層618および 配線 層 617をCMPにより 研磨する。 その後、 図 32 (b) に示すように、層間絶繰膜619として、層間絶 緑瓝615に対して異方性エッチングの選択比が十分と れる材料 (例えばSixNy) を800nm程度堆積す る。さらに、CMPにより顧問絶縁膜619を平坦に、 かつ、例えば膜厚400mm程度になるように研磨す る.

【0238】次に、図33(a)に示すように、既に第

40

と、前配第1の導電膜上に形成された第2の絶縁膜と、 前記第2の絶縁膜上に形成された第2の導電膜と、前記 第1のコンタクトホールに連なるように前記第2の絶録 膜に開口された前記第1のコンタクトホールより径が広 い第2のコンタクトホールに埋め込まれ、前記第1の金

夙配線の少なくとも一部および前記第2の導電膜を接続 する第2の金属配線とを具備することを特徴とする半導

【0247】(構成9) 構成8の半導体装置におい 10 て、前配第1のコンタクトホールに埋め込まれた第1の 金属配線の少なくとも一部と第2のコンタクトホールに 埋め込まれた第2の金属配線が、少なくともコンタクト ホールを埋め込むための金属配線形成工程以外の工程に よって形成された導電膜を介さずに直接接続されること を特徴とする半導体装置。

半導体基板上に形成された 【0248】( 構成10) 第1の拡散層と、前記第1の拡散層上に形成された第1 の絶縁膜と、前記第1の絶縁膜に開口された第1のコン タクトホールに埋め込まれた第1の金属配線と、前記第 1の絶縁膜上に形成された第2の絶縁膜と、前記第1の コンタクトホールに連なるように前記第2の絶縁膜に開 口された前記第1のコンタクトホールより径が広い第2 のコンタクトホールに埋め込まれた第2の金属配線と、 前記第2の絶縁膜上に形成された第3の絶縁膜と、前記 第2のコンタクトホールに連なるように前記第3の絶縁 膜に開口された前記第2のコンタクトホールより径が小 さい第3のコンタクトホールに埋め込まれた第3の金属 配線とを具備し、径が広いコンタクトホールに埋め込ま れた金属配線と径が小さいコンタクトホールに埋め込ま 30 れた金属配線とを繰り返して多段にコンタクトを積み上 げることにより1つのコンタクト配線層が形成されてい ることを特徴とする半導体装置。

( 構成11) 構成8乃至10のいずれかの半導体装置 において、少なくとも 2 種類以上のコンタクトホール埋 め込み材料を用いてコンタクト配線層が形成されること を特徴とする半導体装置。

【0249】(構成12) 構成8万至10のいずれか の半導体装置において、少なくとも2回以上のコンタク トホール埋め込み工程によりコンタクト配線層が形成さ れることを特徴とする半導体装置。

【0250】(構成13) 構成9乃至12のいずれか の半導体装置において、多段に形成されたコンタクトホ ールの最小底部径と多段に形成されたコンタクトホール の高さの総和との比が少なくとも1:2以上であること を特徴とする半導体装置。

【0251】即ち、上記実施例9によれば、以下に述べ るような効果が得られる。

【0252】 (8) デザインルール 最小のパーツの集ま る基板表面や配線層と同一階層部分は、コンタクト径の 50 小さい高アスペクト比のコンタクトを意図的に使えるの

**層 6 1 8 の直上に連なるように、かつ、第 3 のコンタク** 619に第4のコンタクトホール620を開口する。こ の時、第4のコンタクトホール620の径は例えば80 0 n m とする.

【0239】その後、図33(b)に示すように、配線 **園621として例えばTiNを20nm程度堆積する。** さらに、コンタクトホール620を完全に埋め込むよう に配線層622を例えばA1を500nm程度堆積す

【0240】統いて、図34(a)に示すように、異方 性エッチングにより配線層622および配線層621を 所望の配線形状に同時に加工する。その後、図34

お、電荷蓄積キャパシタ(図示せず)は、その上部電極 あるいは下部電極が配線層622と接続されるように適 **食形成されている。** 

【0241】上記実施例9のように径の小さいコンタク トホール609と径の大きいコンタクトホール613と 径の小さいコンタクトホール616と径の大きいコンタ クトホール620をほぼ垂直に接続することにより、コ ンタクト径を600nmとした時、アスペクト比約3. 82のコンタクト配線層を実現できる。

【0242】上記プロセスにより形成した多段コンタク トを構成する径が800nmの太いコンタクト部分は、 平面方向に配線の密集しない部分に形成されるので、デ バイスの平面方向の寸法の増加には影響しない。

【0243】また、接続されるコンタクトのコンタクト ホールが形成される層間絶縁膜としては、既に形成され ているコンタクトのコンタクトホールが形成されている **層間絶縁膜とエッチング時の選択比が十分にとれる絶縁** 材料を使用することにより、コンタクトホール閉口時の 過度のエッチングによって層間絶縁膜が深くエッチング されて他の配線に到達し、その後の配線層埋め込み工程 によりショートしてしまうということを回避できる。

【0244】また、多段に形成されるコンタクト配線層 を構成しているコンタクトは、コンタクト径の小さいも のの上にコンタクト径の大きなものを接続するという手 法で形成することにより、コンタクト同士を接続する時 の平面方向における合せずれに対してマージンを確保す ることができる。

【0245】即ち、上記実施例9により、以下に述べる ような構成8~13の半導体装置を実現するものであ

【0246】(構成8) 半導体基板上に形成された第 1の拡散層と、前配第1の拡散層上に形成された第1の 絶縁膜と、前配第1の絶縁膜上に形成された第1の導電 膜と、前記第1の絶縁膜に開口された第1のコンタクト ホールに埋め込まれ、その少なくとも一部が前配第1の 拡散圏と前記第1の導館膜とを接続する第1の金属配線 で、微細加工が可能になる。

【0253】(9)コンタクト同士を接続する際に、接 統されるコンタクトとコンタクトの間にコンタクト配線 をつなぐための配線層が不要となり、コンタクト接続に 起因するデバイス面積の増加を抑制し、かつ工程の簡略 化を図ることが可能になる。

【0254】(10)小さい径のコンタクト上に、それ よりも大きな径のコンタクトを接続することにより、コ シタクト接続による合せずれのマージンを大きくとるこ とが可能になる。また、こうしたコンタクトホールを開 10 口する上下の層間絶縁膜のエッチング時の選択比を十分 にとることにより、過度のエッチングによる他の配線層・ とのショートを回避することが可能になる.

【0255】 (11) 2 種類以上のコンタクト配線埋め 込み材料を使用することにより、コンタクト配線形成後 の工程によるコンタクト配線の特性劣化の防止や、コン タクト同士の接続の際の密着性の向上を図ることが可能 になる。

【0256】 (12) 2回以上のコンタクト埋め込み工 程を行うことで、コンタクト配線層の被覆性の向上を図 ることが可能になる。

【0257】(13)アスペクト比の大きいコンタクト をほぼ垂直多段に積み上げ1つのコンタクト配線層を形 成することによって、多層化によるコンタクト接統の増 大によるチップサイズの増加を抑制することが可能にな る.

[0258]

【発明の効果】上述したように本発明によれば、強誘電 体メモリセルを製造する際に、強誘電体キャパシタの特 性劣化を防止し、かつ、プロセスインテグレーションを 30 一部に対応する平面パターンを示す図。 可能とする半導体装置およびその製造方法を提供するこ とができる。

【0259】また、本発明によれば、強誘電体膜に水素 や水分が及ぼすダメージから保護し得る構造を有する半 導体装置およびその製造方法を提供することができる。

【0260】また、本発明によれば、強誘電体膜の残留 分極量の劣化を低く押さえることが可能な半導体装置お よびその製造方法を提供することができる。

【0261】また、本発明によれば、還元性雰囲気によ る高・強誘電体膜の特性の劣化を防ぐことが可能な半導 40 体装置およびその製造方法を提供することができる。

【0262】さらに、本発明によれば、高・強誘電体膜 形成前に既に形成した配線圏および素子を酸化から保護 し、配線層および素子の良好な導館性および形状を維 持、供給することが可能な半導体装置およびその製造方 法を提供することができる.

【0263】また、本発明によれば、少なくとも2層以 上の多層配線構造を有する強誘電体メモリを製造する際 に、セルに接続されるピット線を多層配線で形成するこ とが可能になり、高集積化および他のデバイスとの混載 50

が容易になる半導体装置およびその製造方法を提供する ことができる。

46

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法に係る実施例1 の工程の一部を示す断面図。

【図2】図1の工程に続く工程を示す断面図。

【図3】図1の工程の変形例の要部を示す断面図。

【図4】 本発明の半導体装置の製造方法に係る実施例2 の工程の一部を示す断面図。

【図5】図4の工程に続く工程を示す断面図。

【図6】図4の工程の変形例の要部を示す断面図。

【図7】本発明の半導体装置の製造方法に係る実施例3 の工程の一部を示す断面図。

【図8】図7の工程に続く工程を示す断面図。

【図9】本発明の半導体装置の製造方法に係る実施例4 の工程の一部を示す断面図。

【図10】図9の工程に続く工程を示す断面図。

【図11】図10の工程に続く工程を示す断面図。

【図12】図11の工程に続く工程を示す断面図。

【図13】図12の工程に統く工程を示す断面図。

【図14】本発明の半導体装置の製造方法に係る実施例 5の工程の一部を示す断面図。

【図15】図14の工程に続く工程を示す断面図。

【図16】図15の工程に続く工程を示す断面図。

【図17】図16の工程に続く工程を示す断面図。

【図18】図17の工程に続く工程を示す断面図。

【図19】本発明の半導体装置の製造方法に係る実施例 6のFRAMのセルアレイの一部を示す断面図。

【図 2 0 】 図 1 9 の F R A M のセルアレイの製造工程の

【図21】図20の工程に続く工程に対応する平面パタ ーンを示す図。

【図22】図21の工程に続く工程に対応する平面パタ ーンを示す図.

【図23】本発明の半導体装置の製造方法に係る実施例 7の工程の一部を示す断面図。

【図24】図24の工程に続く工程を示す断面図。

【図25】図24に対応する平面パターンを示す図。

【図26】本発明の半導体装置の製造方法に係る実施例 8の工程の一部を示す断面図。

【図27】図26の工程に続く工程を示す断面図。

【図28】図27の工程に続く工程を示す断面図。

【図29】本発明の半導体装置の製造方法に係る実施例 9 の工程の一部を示す断面図。

【図30】図29の工程に続く工程を示す断面図。

【図31】図30の工程に続く工程を示す断面図。

【図32】図31の工程に続く工程を示す断面図。

【図33】図32の工程に続く工程を示す断面図。

【図34】図33の工程に続く工程を示す断面図。

【図35】従来技術による高・強誘電体膜を用いたメモ

リデバイスの製造工程の一部を示す断面図。

【符号の説明】

101 …シリコン基板、

102 … 索子分離を形成するシリコン酸化膜、

103 …ゲート酸化膜、

104 …ゲート、

105 …ゲート保護膜、

106 …ソース領域、

107 …ドレイン領域、

201 …第1層問絶綠膜、

202 …第2層間絶縁膜、

203 …第3層間絶縁膜、

204 … 強誘電体側壁部分をなす絶縁性膜、

30! …トランジスタとキャパシタ間の局所配線、

302 …トランジスタへのコンタクトおよび配線層、

303 …キャパシタのコンタクトおよび配線層、

304 …トランジスタとキャパシタ間の局所配線を形成す


る埋め込みコンタクト、


401 …キャパシタの下部電極、


402 … 強誘電体、


10 403 …キャパシタの上部電極。

【図1】












#### [図2]









[図3]


[図6]


[図35]


















#### 【図7】










#### 【図5】












【図19】






214 WL 214 203 214 WL SDG BL SDG BL SDG BL





【図21】




【図12】













【図22】










[図24]







[図27]







### ( 🖾 2 9 1







【図30】




6Ó3


**6**04

6Ò2


601


· 【図31】





#### 【図34】





フロントページの続き

(51) Int. Cl.

識別記号 庁内整理番号

FΙ

技術表示箇所

21/8247

29/788

29/792

(72)発明者 大槻 純人

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社

(72) 発明者 望月 博

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 金谷 宏行

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 奥和田 久美

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 堅田 富夫

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 新井 範久

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社 内

(72)発明者 竹中 博幸

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社 内